

戦略的創造研究推進事業  
ナノテクノロジー分野別バーチャルラボ  
研究領域 「超高速・超省電力高性能ナノデバイス・  
システムの創製」

研究課題 「超ヘテロナノ構造による  
バリスティック電子デバイスの創製」

## 研究終了報告書

研究期間：平成14年11月～平成20年3月

研究代表者： 古屋 一仁  
(東京工業大学大学院理工学研究科 教授)

## 1 研究実施の概要

InP 系ヘテロ構造を用いた高速電子デバイスにおいて、遮断周波数に代表される高速性がここ数年で急速に向上し、本研究申請時にも HEMT で 500GHz 以上の遮断周波数が報告され、HBT では、本研究開始後に 700GHz を超える遮断周波数が報告されている。これは、電子走行領域の微細化によって、これまで壁となっていた半導体の電子飽和速度  $3 \times 10^7 \text{ cm/s}$  を上回る電子速度が可能になったためである。しかしながら、HEMT や HBT 等の従来のデバイス構造を微細化していくだけでは、電子のバリスティック性を十分に生かしきることは、次の点から不可能と考えた。HEMT では、電子の加速機構は単なるチャネル中の電位勾配によっており、このような徐々に電子加速する機構では、究極的なバリスティック電子の発生は難しく、散乱も生じやすい。一方、HBT では、電界印加のために高ドープのベース電極層を電子ランチャの直近に形成する必要があり、強くドーピングされた電極層での不純物やキャリヤによる散乱の影響により、やはりバリスティック電子の散乱が生じてしまう。したがって、バリスティック電子を生成する電子ランチャと、散乱が少ない走行領域のみから構成される構造が、電子のバリスティック性を究極的に生かし、高速性を発揮できる理想的なデバイス構造といえる。しかしながら、その様な構造を実現するには、十分な制御性を有し電子走行に影響を与えない極微細電極を、走行領域内に自在に配置するための材料構成と 3 次元的微細構造プロセスが必要不可欠であり、通常の半導体材料のヘテロ接合のみでは到底不可能である。このことから我々は、半導体だけでなく金属・絶縁体までを含む広範囲の材料の複合ヘテロ接合を、ナノメートル領域に 3 次元的に位置制御して形成した新たな人工ナノ構造(3 次元超ヘテロナノ構造)による、新たなバリスティック超高速電子デバイスを実現しようという着想に至った。

このような異種材料によるナノ構造は、結晶成長や構造形成プロセス、電気伝導・光学特性などの物性、デバイス応用など広範囲にわたってほとんど未開拓であり、新しい分野となる可能性を有すると考えている。電子デバイスとしては、上述のような特長を有する他、3 次元超ヘテロナノ構造を用いれば、電子デバイスの本体を真に小さくできる。すなわち、従来構造では、電子がバリスティックに走行しても、ソース、エミッタ等の電荷供給領域が大きいために、寄生容量や寄生抵抗で応答速度が制限されるが、3 次元超ヘテロナノ構造により極微細電極とデバイス心臓部を極微細に形成でき、寄生容量や寄生抵抗の問題はほとんど生じない。このような特長により、デバイスの本質的な応答特性が引き出せるとともに、高密度集積回路構成にも新しい概念をもたらす可能性がある。また、3 次元超ヘテロナノ構造では真性半導体を走行層に用いることができ、従来デバイスの微細化において将来的に深刻になるとを考えられている不純物の統計的ばらつきの問題はもちろん発生しない。

また、この超ヘテロナノ構造には、高速性のみならず、散乱が抑制された電子を持つと考えられる波動性の活用できる可能性を有するとともに、金属／絶縁体／半導体のヘテロ障壁の大きな自由度により、電子波の共鳴・干渉・回折を顕著に発現・制御できる可能性を有する。電子波の波面と 3 次元超ヘテロナノ構造を組みあわせることで、電子に従来の光におけるフーリエ変換機能を担わせるなど、多機能デバイスの新しい分野が拓ける可能性がある。さらに、超高速変調された電子波の量子効果を利用した新たなテラヘルツ帯増幅など、新しいデバイス動作原理を見いだせる可能性がある。

以上の構想に基づき、研究をおこなった。ここでは、最終的な研究実施内容・成果として後で述べる 6 つの項目について、それぞれ示す。

まず化合物半導体による 3 次元超ヘテロナノ構造の作製を行い、それを 3 次元超ヘテロ構造を電荷収受部として持つデバイスに応用する研究としては、まず電子ビーム露光法を用いて作製した 100nm 程度の幅をもつ金属や絶縁物を、MOVPE により InP 系ヘテロ構造中に埋め込む研究を行った。金属としてはタンゲステンを、絶縁物としては SiO<sub>2</sub> を用いた。この研究は、金属や絶縁物を埋め込むことで寄生容量を極力取り除いた微細エミッタ幅ヘテロ接合バイポーラトランジスタ(HBT)を作製可能にし、高性能化・省電力化をもたらす可能性を持つ。当初金属埋込を行った。100 nm 幅のエミッタの直下に位置合わせされた 100 nm 幅のタンゲステン細線をコレクタ電極とした HBT

の作製・動作に成功した。得られたコレクタ容量は世界最小の  $0.6\text{fF}$  であり、寄生容量がほぼ削減されたことを見いだした。しかしながら、金属細線近傍の導電部広がりの抑制と良好な結晶性を同時に満足する条件を見いだせず、金属電極の抵抗値増大などで、得られたマイクロ波特性は遮断周波数  $65\text{GHz}$ 、最大発振周波数  $100\text{GHz}$  に留まった。また、申請後に報告されている高性能 HBT では、メサ幅を狭くして寄生コレクタ容量を削減させる場合が多く、金属細線の側面からのフリンジ容量が大きい現在の構造では、差異が取りにくくなっている。そこで、メサ幅を狭くすることを前提とした場合は、誘電率の低さからフリンジ容量が  $\text{SiO}_2$  細線によって導電部を囲んだ方が性能向上が図れることが計算され、 $\text{SiO}_2$  細線の埋込を行った。 $310\text{nm}$  幅の  $\text{SiO}_2$  細線が、細線上へ成長された層厚が  $240\text{ nm}$  であっても、綺麗に埋め込まれることを示した。また、広いエミッタの下の一部に  $\text{SiO}_2$  細線を埋め込んだ HBT を作製し、その直流による評価から、 $\text{SiO}_2$  細線を埋め込むことで特性劣化は見られないことを示した。

超ヘテロ構造により電子を真性半導体に引き出すバリスティックトランジスタとしては、理想的にホットエレクトロンを高速化するために、ヘテロランチャから放出後、ベース層も、走行領域への不純物ドープも排除したゲート制御ホットエレクトロントランジスタを提案し、その理論的性能予測と実験的検証を行った。まずモンテカルロ計算により、走行層内で平均速度  $8.4 \times 10^7\text{cm/s}$  で最速 HBT の約二倍、最大速度  $9.3 \times 10^7\text{cm/s}$  が得られることを示した。さらに電荷制御解析により遮断周波数を見積もり、コレクタ電流密度  $1.6\text{MA/cm}^2$  で遮断周波数  $1.4\text{THz}$  が得られることを示した。電圧利得についても、 $g_m = 1.8\text{S/mm}$ 、 $g_o = 0.1\text{S/mm}$  と計算され、約 18 が得られる事をしめた。続いて実験的検証として、まずゲートによりホットエレクトロンを引き出す概念の確認を行うこととした。そこで、 $25\text{nm}$  幅の細いエミッタの両脇につけたショットキーゲートによりホットエレクトロンを引き出す構造のホットエレクトロントランジスタを作製した。エミッタの微細化を優先した為、エミッタアップ構造とし、コレクタはショットキー障壁ではなく、 $\text{InP/GaInAs}$  ヘテロ障壁とし、それに伴い走行層も  $\text{GaInAs}$  から  $\text{InP}$  へ変更し、エミッタも熱放出型ではなく、共鳴トンネルバリア型とした。また走行長も長く取り、電圧利得がとりやすい構造とした。その結果、電流密度が約  $100\text{kA/cm}^2$  が得られる構造が作製できた。伝達コンダクタンス( $g_m$ )と出力コンダクタンス( $g_o$ )の比が約 8.6 と電圧利得が、またコレクタ電流対ゲート電流の比でも約 10 と電流利得も得られることを示し、基本的なトランジスタ特性が得られることをしめた。さらに、理論的に有利とされた構造を作るために、コレクタをショットキーコンタクトにし、ゲート電極と電子走行層の間に BCB 膜を挿入して絶縁ゲートにした構造を作製した。ゲートリード電流がコレクタ電流に較べて 8 枝以上低い条件で、コレクタ電流の変調が可能であることを示し、絶縁ゲートによるトランジスタ動作が可能であることをしめた。また、 $g_m$  は  $55\text{mS/mm}$ 、電流密度は  $160\text{kA/cm}^2$  である。このデバイスでは、出力コンダクタンスが伝達コンダクタンスの二倍以上大きな状態であったが、その後の追試により、ゲート電流対コレクタ電流比が 1/1000 程度と若干悪くなつたものの、出力コンダクタンスと伝達コンダクタンスがほぼ等しいデバイスも作製された。

金属／絶縁体超ヘテロ構造共鳴トンネルダイオードでは、エピタキシャル金属/絶縁物構造を Si 基板上に選択成長することで径が数十 nm の構造を作製する研究をおこなった。材料系としては、Si とほぼ格子整合する  $\text{CaF}_2/\text{CdF}_2/\text{Si}$ (絶縁体/絶縁体/半導体) および  $\text{CoSi}_2/\text{CaF}_2/\text{Si}$ (金属/絶縁体/半導体)を選択した。選択成長用基板としては、Si (111)基板の表面に熱酸化  $\text{SiO}_2$  膜を形成し、電子ビーム露光で  $40\text{nm} \sim 100\text{nm}$  の微細孔配列を形成したものをもちいた。結果として、 $\text{CaF}_2/\text{CdF}_2/\text{Si}$ (絶縁体/絶縁体/半導体) 三重障壁共鳴トンネルダイオードで約 10 のピークバレー電流比(PVCR)を、および  $\text{CoSi}_2/\text{CaF}_2/\text{Si}$ (金属/絶縁体/半導体) 三重障壁共鳴トンネルダイオードで約 33 の PVCR が得られた。また、ナノエアロカルエピタキシーとアニールを併用することにより Si(100)基板上においても結晶成長条件を確立し、 $\text{CaF}_2/\text{CdF}_2$  二重障壁共鳴トンネルダイオードを Si(100)基板上に形成し、Si(111)面と同等の室温特性を初めて達成した。

共鳴トンネルダイオードを用いた THz 発振素子では、InP 系共鳴トンネルダイオードと平面微細アンテナを集積した THz 発振素子を提案し、室温において  $1.02\text{THz}$  までの高調波発振を達成した。基本波発振としては  $587\text{GHz}$  が得られている。得られた実験結果は 3 次元的な電磁界解析によるシミュレーションによる計算結果と良く一致しており、今後素子面積を小さくすることにより、 $1\text{THz}$  を越える基本波発振が可能と推測される。また RTD 発振器の発振周波数がバイアス電圧によって可

変であることを見出し、中心周波数は 470GHzにおいて、可変幅 18GHz(中心周波数の 3.8%)が得られることを示した。この周波数変化は、電子の走行遅延によって発生した RTD 容量のバイアスによるものである。また高出力化のための Si 半球レンズ上に置かれた2つの RTD 発振素子間の相互注入同期の実験を行い、2つの RTD 発振素子を同時発振させるとひとつの周波数(330GHz)のみとなり、出力は 2 つの素子のほぼ和の値になることをしめた。

半導体クライストロンの提案、作製およびミリ波における基礎特性の測定としては、まず2次元電子ガスの速度変調を利用したクライストロン型の素子を提案した。InP 系 HEMT 構造による 2 次元電子ガスにおいて、理論解析を行った結果、 $g_m$  はサブ THz～THz 帯においてピークを持つことを示した。また幅 100nm、間隔 100nm の 3 本の微細電極を HEMT 構造上に形成することで、素子を作製した。DC 特性から HEMT として動作していることを確認すると同時に、50GHz までの周波数特性の測定をおこなった。得られた特性は、 $g_m$  が周波数及び電流が上がるに従って大きくなるという、この周波数帯における理論特性と同様の特性を示し、ミリ波帯では素子が提案した原理で動作している可能性を示した。

電子波面制御デバイスに向けた基礎研究においては、まず電子が平面波としての性質を持っているかを、InP/GaInAs3次元ヘテロナノ構造からなるダブルスリットにホットエレクトロンを入射させ、伝搬後に現れる干渉パターンを微細電極で観測することでの確認を試み、スリット中心間が 25nm、厚さ 10nm の InP ダブルスリットに入射したホットエレクトロンを、スリットおよび 180nm の GaInAsP 電子伝搬層通過後、周期 80nm の微細電極で検出させた。4.2Kにおいて磁場を印加しながら測定した電流は、二つのピークを持ち、理論特性と良い一致をみた。また、固体中をホットエレクトロンが波動としてコヒーレントに一方向に伝搬することの確認が得られたので、さらにコヒーレント波動のデバイス応用への道をつけるために、フレキシブルな測定を可能にする走査探針観測法の研究をおこなった。

## 2 研究構想及び実施体制

### (1) 研究構想


研究開始時に設定した目標は、3次元超ヘテロナノ構造を創製し、これを中枢に持つ電子デバイスを実現することであった。この3次元超ヘテロナノ構造を中枢に持つ電子デバイスにより、バリスティック電子を真に生かした高速デバイス、極小化による低消費電力デバイスを作製することとした。さらに、3次元超ヘテロナノ構造の電子デバイスへの導入により、バリスティック電子や電子の波による情報処理等の新概念やテラヘルツ帯での增幅の可能性も追究することも目標であった。

研究計画としては、まず第1段階として、系統的な結晶成長と超微細加工の繰り返し技術の確立により3次元超ヘテロナノ構造の作製を行うとしていた。電子ビーム露光を用いて任意の平面形状を描画し、それを元に超微細加工を行うこととした。材料としては、多結晶金属細線と半導体による3次元超ヘテロナノ構造形成とエピタキシャル金属/絶縁物/半導体の3次元超ヘテロナノ構造形成を行うとした。第2段階としては、デバイス作製とその応用可能性の探究/物理的な特性の把握を行うとして、3次元超ヘテロナノ構造により電子を真性半導体へ引きだすホットエレクトロントランジスタ、3次元超ヘテロナノ構造を電荷供給部/收受部として持つデバイス、電子波面制御デバイス・電子波ビートデバイスなどの新原理デバイスの探究を行うとしていた。ただし、多結晶金属細線と半導体による3次元超ヘテロナノ構造形成及び3次元超ヘテロナノ構造を電荷供給部/收受部として持つデバイスについては、平成14-16年度に行うが、それ以外は全研究期間に渡り研究を行うこととしていた。

実際に研究を行うと、多結晶金属細線と半導体による3次元超ヘテロナノ構造形成とそのデバイス応用を行った際に見えてきた問題点から、絶縁物と半導体による3次元超ヘテロナノ構造およびそのデバイス応用を平成 17 年度から新たに開始した。また、新原理デバイスの探究としては、平成

15 年度から電子のバリスティック性を生かすテラヘルツ発振器として共鳴トンネルダイオードとスロットアンテナを集積化したデバイスを提案・作製し 1THz での発振を得たこと、同じく平成 15 年度から、半導体 2 次元電子ガスを用いたクライストロンを提案し、その理論的・実験的検証をおこなったことが当初計画から加わった展開・目標である。

## (2) 実施体制



バリスティック電子デバイスを担当

## 3 研究実施内容及び成果 (東京工業大学 古屋グループ)

我々のチームは、グループとしては一つであるが、研究実施内容は、同一人の研究においてもいくつかの項目があることから、以下に 6 つの項目に分けて報告する。

### 3. 研究実施内容及び成果

#### 3. 1 3次元超ヘテロ構造を電荷収受部として持つデバイス

##### (1) 研究実施内容及び成果

これまでに我々は埋め込み金属を用いたHBT(Buried Metal HBT: BM-HBT)を提案してきた。図1にその素子構造を示す。

エミッタ電極直下のS. I-InP基板上に金属細線を埋め込む。タンゲステン上のInP層はi層でありコレクタ層となっている。エミッタ直下に埋め込まれた金属をコレクタ電極とすることで、下側の電極面積を小さくでき、したがって $C_{BC}$ が低減される。本研究では、埋め込まれる金属としてMOVPE法による埋め込み成長時に合金化されないタンゲステンを採用している。タンゲステン-InP接合はショットキー接合になると考えられる。トランジスタ動作時はショットキー接合に順バイアスがかかった状態となるため、接合抵抗は非常に小さくなる、つまりコレクタ抵抗も低減できる可能性がある。

エミッタ面積を小さくするほど、通常のHBTに対する $C_{BC}$ の比は小さくなり、この結果 $f_t$ 、 $f_{max}$ は特にエミッタ幅の小さい範囲において、優位性を示すと考えられた。

2000年度、幅0.1μmのタンゲステンワイヤを0.1μmはなして2本埋め込んでコレクタとし、エミッタ幅0.3μmのBM-HBTを作製したところ、 $f_t = 82\text{GHz}$ 、 $f_{max} = 200\text{GHz}$ を測定した。エミッタ長は1.5μmである。 $C_{BC}$ は0.95fFとこの時点での世界最小であった。より優れた高周波特性及び高速動作に必要な高電流密度での低消費電力を得るために、0.3μmより細いエミッタ幅のBM-HBTの動作が望まれる。より小さなエミッタを作製するための方法として、ドライエッチングとウェットエッチングを用いたエミッタ作製プロセスに変更され、世界最小のエミッタ幅0.1μmの通常HBTが製作され、2001年に動作確認することができた。

そこで、エミッタ幅0.1μm BM-HBTの作製を行った。埋め込むタンゲステンワイヤは幅0.1μmの1本であるので、タンゲステンの厚さを従来の100nmから抵抗削減が期待できる200nmに変更することが、ワイヤ作製プロセスにおいて可能となった。エミッタ長は0.5μmとした。

しかし、当初行った実験では、 $f_t = 25\text{GHz}$ 、 $f_{max} = 40\text{GHz}$ と期待していた高速動作は実現しなかった。そこで、Sパラメータを利用し等価回路解析を行った結果、高速動作が実現しなかった原因として、直列抵抗が高い点、並びに $C_{BC}$ が0.9fFとエミッタ面積を1/9にしたにも関わらずほとんど削減されたなかった事があげられた。 $C_{BC}$ が削減されなかった原因に関しては、コレクタ層成長時の温度が高くなると $C_{BC}$ が高いから、熱により何らかの不純物がコレクタ層中に広がり導電性の領域を形成しているという仮説が立った。これは、本来ショットキーであるべきタンゲステンワイヤとi-InPのコンタクトがオーミック的な挙動を示していることも説明できる。不純物としては、成長前に空気中に出されたタンゲステンの表面に形成された酸化タンゲステンを考えている。

2003年度から、 $C_{BC}$ の低減を期待してコレクタ成長温度を下げた。コレクタ埋め込み成長時の温度を570°C、585°Cへ下げて、エミッタサイズ0.1×0.5μmを持つBM-HBTの作製を試みたが、作製したBM-HBTは動作しなかったり、 $C_{BC}$ の低減が成り立たなかったりした。デバイス周辺の層構造が平坦になっていないことが主な原因と考えられる。

そこで、金属埋め込み成長において用いているMOVPE装置において、III族材料のマイグレーションをより活性化するために、反応管内のフロースピードを上げる為に、図2に示すようにフローチャネルを変更した。流路断面積を1/6にすることでフロースピードを0.5[m/sec]から3.0[m/sec]




図1 BM-HBT模式図

の6倍に変更した。このフローチャネルを用いた場合マイグレーションの促進により、InGaAsへのp型ドーパントの高濃度ドーピングを実現、および、以前より低い温度でのInPの成長と、通常のHBT基板を作った際のエミッタおよびベースのコンタクト抵抗低減が確認された。この手法をBM-HBTに応用することで、コレクタの低温成長を実現し、 $C_{BC}$ の低減が期待できる。

薄くしたフローチャネルを用いて、BM-HBTを作製するため、タンゲステン埋め込み成長を行った。埋め込み後の断面SEM観察を行うため基板上に100nm幅の長いタンゲステンワイヤを作製した。図3にSEM観察像を示す。条件としては、成長速度と温度の両方を変えたが、成長速度を変えても、基板表面は大きく改善されず、基板表面を改善するため成長温度を上げるほうが効果的である。

その後、2倍速550°C、2倍速570°Cと温度を上げていき表面状態がだんだんと改善しているのが確認できた。2倍速580°C、常速580°Cも行い、最終的に常速580°Cが最も表面および層構造がきれいであった。これ以上温度を上げた場合、コレクタ容量が増大することが過去の実験からみられたことから、行っていない。






図2 フローチャネルの変更 (a) 従来 (b) 変更後

レート常速 成長温度 500°C



レート常速 成長温度 500°C

レート2倍速 成長温度 530°C



レート2倍速 成長温度 570°C

レート2倍速 成長温度 580°C




図 3 タングステン埋め込み後の断面 SEM 画像

まず比較的平坦と考えた成長レート2倍速、成長温度 570°Cの条件でBM-HBTの作製を行った。しがしながら測定を行った結果は、得られたコレクタ容量は 0.6fF と小さくできたが、遮断周波数は 200MHz 程度と著しく劣化した。

そこで、より平坦性の高い条件が得られた成長レート常速、成長温度 580°Cでの埋め込み成長においてBM-HBTを作製し、動作に成功した。エミッタ接地特性を図 4 に示す。ベース電流の範囲は 0-30 μAである。ここから見積もった直列抵抗は 6kΩ程度であり、予測より一桁程度大きい。電流利得は 8 度である。完成後の SEM 写真を図 5 に示す。Sパラメータの周波数特性から電流利得 $|h_{21}|^2$ 、最大有能電力利得 MSG/MAG、メイソンのユニラテラルゲイン U を求めたものが図 6 である。このときコレクタ電圧は 4.5V、ベース電流は 35μAであり、 $I_C = 0.25\text{mA}$  ( $J_c = 500\text{kA/cm}^2$ )。 $f_T$  は  $|h_{21}|^2$  が 1 (0dB) となる周波数から 65GHz程度、 $f_{max}$  は MSG/MAG 、U を 6dB/oct. で落ちる直線で外装し 1 (0dB) となる周波数から 100GHz強程度と得られた。図 7 は Sパラメーター測定から得た  $Y_{12}$  の周波数特性から  $C_{BC}$  を見積もったものである。C<sub>pbc</sub> はオープン特性を差し引いていない容量、つまり測定パッド込みの容量である。ここから得られた  $C_{BC} = 0.6\text{fF}$  は現時点で知りうる限り世界最小である。




図 4 エミッタ接地特性




図 5 BM-HBTの SEM 写真




図 6 電流利得  $|h_{21}|^2$ 、最大有能電力利得 MSG/MAG、メイソンのユニラテラルゲイン  $U$




図 7  $Y_{12}$ から得られた  $C_{BCT}$

$C_{BC}$  から推測された  $f_T$ ,  $f_{max}$  は本来 230GHz, 450GHz が予想されていた。素子が高速動作に至らなかった原因は、コンタクト抵抗の劣化である。完成した素子側面からの SEM 写真から、埋め込みタングステン周辺にヴォイドが確認された。これは素子分離を行うためにエアブリッジを作製する際のウェットエッチングによるヴォイドと考えられ、このヴォイドがコレクタ抵抗  $R_{CC}$  を悪化させ、高速動作を阻害していると考えられる。容量削減の為の低い成長温度と結晶性を向上させるための高い成長温度の間に、現時点では良好な解が見いだせないところに問題がある。

さて、得られたコレクタ容量は、これまで最小であったが、サイズを考慮するとさらに小さな値でなければ不十分である。図 8 にエミッタ面積と実験的に得られたコレクタ容量の関係を示す。大きなフリンジ容量が見られることが判る。過去に行われていた見積りは、フリンジ容量の計算は行っていたものの、コレクタ電極を平面としか考えていない。この考え方はエミッタサイズが大きければ大きな問題にはならないが、エミッタサイズが極限まで小さく側面からの電気力線が無視できない状態では、成り立たないと思われる。

そこで、より現実に近い  $C_{BC}$  の見積りを行う為に、有限要素法シミュレーションプログラム (FEM) で  $0.1\mu\text{m}$  に加え  $0.3\mu\text{m}$ ,  $0.5\mu\text{m}$  幅の BM-HBT の  $C_{BC}$  計算を行った。その結果、現在の構造では  $0.47\text{fF}$  の容量と見積もられ、金属細線側面からのフリンジ容量がほとんど全ての成分になっていることが判った。

また、従来構造の HBT においてもベースメサ幅を可能な限り狭くすることでコレクタ容量を小さくする試みが行われている。このベースメサ幅を縮小した場合、従来型 HBT と BM-HBT の差は更に少なくなる。以上から、エミッタ直下のみに伝導部を設けても、伝導部側面からの電気力線を抑制しない限りコレクタ容量の低減は充分ではないことが判った。そこで、半導体に較べて低い誘電率を持つ  $\text{SiO}_2$  等を伝導部の側面に埋め込むことをコレクタ容量低減の方法として提案した。ただし、この様な異種材料の細線を埋め込む機構は側面からの横方向成長であり、金属細線と  $\text{SiO}_2$  細線を連続的に形成した場合、あまりにもその領域が広くなり横方向成長が難しくなることから、2 本の  $\text{SiO}_2$  細線を埋込む構造を想定した。図 9 に  $\text{SiO}_2$  細線を埋込んだ HBT (以下 BG-HBT と呼ぶ) の概念図を示す。

まず有限要素法によりコレクタ容量の見積もりを行った。このとき InP の比誘電率として 12.4 を、 $\text{SiO}_2$  の比誘電率として 3.9 を想定し、ドーピングしたサブコレクタ層とベース層部分は金属導体と




図 8 エミッタ面積と実験的に得られたコレクタ容量

扱って計算を行った。コレクタ層を置き換える  $\text{SiO}_2$  の厚さは厚い方が容量が減るが、走行時間は延びる。そこで、アンダーカットによる HBT の容量低減と同じ考えに基づき、図 10 に示すように  $\text{SiO}_2$  で挟まれた半導体領域の上側はコレクタ、下側はドーピングしてサブコレクタとして、ベースコンタクト下の容量低減を試みた。これから示す計算では、 $\text{SiO}_2$  に挟まれたコレクタ層  $T_{gl}$  が厚さ 50nm、 $\text{SiO}_2$  に挟まれたサブコレクタ層  $T_{g2}$  を 150nm と考え、またコレクタ層厚  $T_C$  は 150nm と仮定した。後の遮断周波数などの計算には、エミッタ幅等の横方向の寸法も大事であるが、ここではエミッタ幅  $W_E$  は 100nm に限定し、ベースコンタクトとエミッタメサの間隔  $W_{und}$  も 100nm に限定した。さらにベースシート抵抗とコンタクト抵抗は我々が得ている  $1050\Omega/\square$ 、 $4.4 \times 10^{-7}\Omega \text{ cm}^2$  をそれぞれ用いた。

図 11 に BG-HBT、BM-HBT、通常の HBT のそれぞれのコレクタ間容量のベースメサ幅依存性を示す。ベースメサ幅が  $1.5\mu\text{m}$  (ベース電極幅  $W_{BE}$  としては  $0.6\mu\text{m}$  に相当) を超えると伝導層が電極下にない BM-HBT が有利になるものの、ベースメサ幅がこれより縮小した場合は、提案する BG-HBT が有利となる。現在ベースのコンタクト特性長は  $0.1\mu\text{m}$  程度であることから、ベース電極幅  $W_{BE}=0.1\mu\text{m}$  (ベースメサ幅が  $0.5\mu\text{m}$ ) で考えると、BG-HBT 構造での容量は通常構造の約 50%、BM-HBT の約 70% であることが判る。

さらにベース層厚として 15nm を、電流密度は  $500\text{kA}/\text{cm}^2$  を仮定すれば、遮断周波数と最大発振周波数が図 12 の様に見積もれる。ベースメサ幅の縮小に伴い寄生容量が減る為、遮断周波数は向上する。一方、ベース抵抗が増大するためベース電極幅  $W_{BE}$  がコンタクト特性長の近傍で大きくなり始めるため最大発振周波数は総ベースメサ幅が  $0.5\mu\text{m}$  程度で極値を持っている。総ベースメサ幅が  $0.5\mu\text{m}$  で最大発振周波数を比較すると、通常構造が約 400GHz、BM-HBT が約 500GHz、BG-HBT が約 600GHz であり、さらに遮断周波数も提案構造が最も高く、提案構造の優位性が判る。

ここでコレクタ厚を 150nm 一定としたが、コレクタ厚を 100nm 程度まで薄くした場合さらなる改善が望め、遮断周波数と最大発振周波数が同時に 640GHz を超える構造も推測できる。また、この計算では我々が得ているベースシート抵抗とコンタクト抵抗を用いたが、文献上の最高値を用いれば、得られる  $f_{max}$  は 1THz を超える。

$\text{SiO}_2$  細線埋め込みプロセスを示す。まず半絶




図 9 提案する BG-HBT 構造の模式図




図 10 解析に用いた寸法を示す図



図 11 総コレクタ容量のベースメサ幅依存性。エミッタ長は  $2\mu\text{m}$  として考えた

図 12 見積もられた遮断周波数と最大発振周波数の見積もり

縁性 InP 基板上に n-InP サブコレクタを MOVPE 法により形成する。その後  $\text{SiO}_2$  細線を形成する。形成した細線の幅は 160, 210, 260, 310nm で間隔は 150nm である。 $\text{SiO}_2$  細線形成後は MOVPE を用いた再成長によって  $\text{SiO}_2$  細線を InP の横方向成長で埋め込む。n-InGaAs コンタクト(10nm), n-InP サブコレクタ(100nm), n-InGaAs サブコレクタ(10nm), i-InP コレクタ(200nm), n-InP コレクタ(5nm), i-InGaAs コレクタ(60nm), p-InGaAs ベース(30nm), n-InP エミッタ(100nm), n-InGaAs コンタクト(20nm)を再成長し DHBT 層構造を形成した。

埋め込んだ  $\text{SiO}_2$  細線の断面を SEM で観察することにより埋め込みの評価を行った。すべての幅の  $\text{SiO}_2$  細線において埋め込みを確認し、同時に  $\text{SiO}_2$  細線付近で成長レートが変化していないことも確認した。幅 310nm、厚さ 200nm の  $\text{SiO}_2$  細線を埋め込んだ基板の断面 SEM 像を図 13 に示す。

図 13 から  $\text{SiO}_2$  細線を埋め込んだ DHBT 構造における  $T_{\text{top}}$  は 240nm であった。この構造では、 $f_T=250\text{GHz}$ ,  $f_{\text{max}}=600\text{GHz}$  が予測される。比例則が成立するなら、 $\text{SiO}_2$  細線幅を 200nm にすることで、 $T_{\text{top}}$  は 120nm まで削減出来ると考えられる。また、この構造では、 $\text{SiO}_2$  細線の埋込の前半を n ドーピングして行っているが、異常成長などは観測されなかった。

$\text{SiO}_2$  細線を埋め込んだ HBT では  $\text{SiO}_2$  細線を埋め込むことによる MOVPE での結晶成長への影響、およびリーク電流や電流增幅抑制が考えられた。本来、狭いメサ幅を持つ HBT を作製して検証すべきであるが、現在狭メサ幅の作成条件を我々は確立していない。そこで広いエミッタの下の一部に  $\text{SiO}_2$  細線を埋め込んだ形状として、実際に素子を作製し直流による評価を行った。

作製プロセスは、半絶縁性 InP 基板上に n-InP サブコレクタを成長した後、幅 200nm、間隔 100nm、厚さ 60nm、長さ 2μm の  $\text{SiO}_2$  細線を形成する。サブコレクタに対する  $\text{SiO}_2$  細線の割合は 5% と 10% である。MOVPE によりコレクタ層、ベース層、エミッタ層と埋め込み再成長を行った後、フォトリソグラフィとウェットエッチングプロセスを用いて  $50 \times 50\mu\text{m}^2$  のエミッタメサと  $60 \times 100\mu\text{m}^2$  のベースメサを形成する。最後に各電極を形成し、素子の完成である。この際、再成長を行った基板上には  $\text{SiO}_2$  細線を埋め込んでいない HBT(conv.) も同時に作製されている。表 1 に層構造を、図 14 に作製した素子の概念図、図 15 に光学顕微鏡写真を示す。再成長による影響を調べるために、サブコレクタからエミッタまでを連続で成長した素子も作製した。この素子には  $\text{SiO}_2$  細線は埋め込まれていない。

作製した素子を測定した。ベースエミッタダイオード特性を図 16 に、ターンオン電圧・n 値を表 2 にそれぞれ示す。再成長を行った基板上に作製された素子では、 $\text{SiO}_2$  細線を埋め込んでいない素子と 5%、10 % 埋め込んだ素子でほぼ同等の特性が得られていることが分かる。ターンオン電圧、n 値においてはほぼ同等であり、ベースコレクタ間での大きなリーク電流も観測されなかった。ただし再成長界面をもたない素子とは大きな差が見られた。特にベースコレクタでの n 値が再成長を行うことにより大きく悪化している。また、ベースエミッタ間ダイオード特性の低電圧領域において、再成長を行った素子では μA 程度の大きな電流が流れてしまった。





図 13 幅 310nm、厚さ 200nm の  $\text{SiO}_2$  細線断面 SEM 像

Layer	Material	Thickness [nm]
Emitter	n-InGaAs	20
	n-InP	100
Spacer	i-InGaAs	5
	p-InGaAs	25
Base	i-InGaAs	60
	n-InP	5
	i-InP	200
Collector	n-InGaAs	10
	n-InP	300
再成長		

表 1 層構造



Emitter mesa:  $50 \times 50 \mu\text{m}^2$  Base mesa:  $60 \times 100 \mu\text{m}^2$

図 14 作製した素子の概念図




図 15 作製した素子の光学顕微鏡像図




図 16 ベースエミッタダイオード特性

	V <sub>BEON</sub> [V] (100μA)	V <sub>BCON</sub> [V] (100μA)	n 値 (BE)	n 値 (BC)
conv.	0.49	0.41	1.26	1.29
5%	0.49	0.41	1.26	1.32
10%	0.49	0.41	1.25	1.28
no regrowth	0.54	0.38	1.30	1.12

表 2 ターンオン電圧と n 値

利得 β (I <sub>B</sub> =30μA, V <sub>CE</sub> =1.0V)	
conv.	110
5%	103
10%	100
no regrowth	198

表 3 利得




図 17 エミッタ接地特性 左) SiO<sub>2</sub>細線を埋め込んでいない通常の HBT 右) 面積として 5% SiO<sub>2</sub>細線が埋め込まれた HBT

作製した素子のエミッタ接地特性を図 17 に、利得を表 3 にそれぞれ示す。 $\text{SiO}_2$  細線を埋め込んだ素子においても明瞭な飽和特性が観測され、利得は 100 前後であった。しかし、連続成長により作製した素子の利得は 200 程度であり、エミッタ接地特性においても再成長と連続成長で大きな違いが観測された。

以上の測定結果から  $\text{SiO}_2$  細線を埋め込むことによる素子の特性悪化はないが、再成長と連続成長で特性に違いが生じてしまうことが分かった。再成長と連続成長の違いはサブコレクタを形成した後、 $\text{SiO}_2$  細線形成のために成長を中断して大気中に基板を取り出すか否かである。大気中に基板を取り出すと表面状態が悪化し、再成長に影響を及ぼすと考えられる。そこで、埋め込み再成長を n-InGaAs(10nm) サブコレクタ、i-InP コレクタで埋め込むのではなく、n-InGaAs(10nm) サブコレクタ、n-InP(数 10~数 100nm) サブコレクタ、n-InGaAs(10nm) サブコレクタ、i-InP コレクタで埋め込む。劣化したサブコレクタ表面をサブコレクタ中に埋め込むことができるので、影響を緩和できる可能性がある。また、再成長前に適切な表面処理を行うことによっても改善可能であると考えられる。

## (2) 研究成果の今後期待される効果

現在 InP 系 HBT は、最高速度を持つ半導体トランジスタとして、サブミリ波帯での動作も含めて様々な応用が期待されている。現在、アンリツ・NTT と共同で産学連携研究も開始しており、まずは、サブミリ波帯で動作する固体素子回路への応用がもっとも期待されている。

また、本研究では、非常に微細な金属細線や絶縁物を半導体中に埋め込んだ場合どのようになるかという多くの知見を得ることができ、今後、ヘテロ構造によって半導体中に金属や絶縁物を埋め込もうという構想にたいして、どのようになるかという筋道を造ったということも大きい効果である。

### 3. 2 超ヘテロ構造により電子を真性半導体に引き出すパリスティックトランジスタ

#### (1) 研究実施内容及び成果

バイポーラトランジスタにおけるモンテカルロ計算では、コレクタに入ったばかりの状態でも既に  $5 \times 10^7 \text{ cm/s}$  程度の速度となっており、真のパリスティック性を持っているとはいえない。ヘテロランチャから放射されるホットエレクトロンは真のパリスティック性を持つと考えられることから、強くドーピングされたベース中性領域を走行中に劣化したと考えられる。さらにコレクタ層内を伝搬するとさらにそのパリスティック性は劣化してしまう。そこで理想的にホットエレクトロンを高速化するために、ヘテロランチャから放出後、ベース層も、走行領域への不純物ドープも排除したゲート制御ホットエレクトロントランジスタ (Gate Controlled Hot-Electron Transistor, GCET) を提案した。

まず、その設計と速度シミュレーション結果を示す。

モンテカルロ (MC) シミュレーションにより GCET のパリスティック輸送とその走行速度を評価した。構造としては、図 1 に示すように、エミッタは InP、走行層は i-InGaAs、ゲートとコレクタは金属である。コレクタは走行層とショットキー接合しており、ショットキーバリア高さは  $0.6 \text{ eV}$  と設定した。バレー間散乱を考慮してコレクタの電圧はエミッタから放射された電子が L バレー底にかかるないように留意した。具体的にはショットキーバリア高さ  $0.6 \text{ eV}$  とコンダクションバンド底と L バレー底のエネルギー差が  $0.62 \text{ eV}$  であることからコレクタ電圧を  $1.2 \text{ V}$  とした。

計算された電子とバンドの様子を図 2 にしめす。エミッタから放射された電子はパリスティックに走行していることがわかり、またほぼ L バレーにかかるっていないことがわかる。このバンド状態の走行速度分布を図 3 に示す。

走行層内で平均速度  $8.4 \times 10^7 \text{ cm/s}$  で最速 HBT の約二倍、最大速度  $9.3 \times 10^7 \text{ cm/s}$  を実現している。経験的擬ボテンシャル法による InGaAs の  $0.62 \text{ eV}$  での速度は  $1.1 \times 10^7 \text{ cm/s}$  であり、MC 計算結果は理想値の 85%となつておらず、理想的な状態で輸送されていることがわかる。




図 1 ゲート制御ホットエレクトロントランジスタの概念図




図 2 GCET のバンド状態と電子伝導




図 3 走行速度分布

MC 計算による遮断周波数解析では電荷制御解析を用いた。理想的にはゲート電圧変化 $\Delta V_g$ は無限小であるが、MC 計算ではかならずデータのばらつきが出てしまい、小さすぎるとばらつきに埋もれてしまい誤差の大きい結果となってしまう。ここでは $\Delta V_g=40\text{mV}$ とした。またデータのばらつきがあるため、特性評価時には多項式近似により曲線を引き比較した。

電圧利得、すなわち負荷抵抗を無限大にした場合の相互コンダクタンスと出力コンダクタンスの比 $g_m/g_o$ は、重要なパラメータであり、電圧利得の向上の為には出力コンダクタンスの低減が必要となる。GCET は走行時間を短縮するためにベース層は無く、エミッタに電界が終端しやすいという特徴を構造的に持っている。高速特性のために出力コンダクタンスは増える構造といえる。ただしコレクタからの電界が全てエミッタに終端するわけではない。コレクタからの電界の一部は走行層脇に配置されたゲート電極によってある程度遮蔽することができる。コレクタ電界の遮蔽効果を大きくする為にはデバイス幅を縮小する必要がある。エミッタ幅が広い場合デバイス中央のコレクタからの電気力線はエミッタに届いてしまう。エミッタ幅を狭めることでその割合を低減出来る。しかしながら、ショットキー接觸では、後に述べるようにゲート電流が流れてしまうという本質的な不利があることから、ゲート絶縁膜を入れている。そこで、静電界の容量計算によりゲート絶縁膜を挿入した場合どの程度遮蔽されるかを $g_m/g_o$ から見積もった。エミッタ幅は 20nm となっている。図 4 に示す様にゲート絶縁膜を 2nm、ゲート長 20nm とすることで $g_m/g_o=18$ となる。MC シミュレーションでエミッタ接地電圧電流特性を計算すると、図 5 の様になり、赤で示した点では $g_m=1.8\text{S/mm}$ 、 $g_o=0.1\text{S/mm}$ となり、容量計算の結果と一致した。

ここでは今までの設計により決まった構造において電荷制御解析により遮断周波数解析を行う。用いた構造は図 6 のようなものである。

エミッタ充電時間最小にするためにエミッタ幅は 20nm とした。走行時間、コレクタ充電時間を最小にするため走行層長は 70nm となった。電流利得を得るために走行層とゲートとの間に絶縁層を挿入し、その厚さは 2nm とした。電圧利得を得る為にゲート長は 20nm とし、走行速度を最大化するためにコレクタ電圧は 1.2V とした。




図 4 容量計算による gm/go の見積り




図 5 エミッタ接地電圧電流特性




図 6 設計構造

コレクタ電流密度  $1.6\text{MA}/\text{cm}^2$  で遮断周波数  $1.4\text{THz}$  となった。このときの各遅延時間の見積りはエミッタ充電時間が  $0.036\text{ps}$ 、コレクタ充電時間が  $0.021\text{ps}$ 、走行時間が  $0.057\text{ps}$  となっており、走行時間と充電時間がほぼ等しくなっている。HBT では電流密度  $2\text{MA}/\text{cm}^2$  まで増やせているので、GCET もエミッタ層のドーピング濃度を上げるなどして電流密度を増やすことで充電時間を更に削減でき、さらなる高速化が期待できる。

実験としては、まずゲートによりホットエレクトロンを引き出す概念の確認を行うこととした。そこで、細いエミッタの両脇につけたショットキーゲートによりホットエレクトロンを引き出す構造とした。またエミッタの微細化を優先して、エミッタアップ構造とし、コレクタはショットキー障壁ではなく、InP/GaInAs ヘテロ障壁とし、走行層は InP へ、エミッタも熱放出型ではなく、共鳴トンネルバリア型とした。また走行長も長く取り、電圧利得がとりやすい構造とした。素子の概念図を図 8 に示す。

成長構造として半絶縁性 InP 基板上に i-InP バッファ層( $120\text{nm}$ )、 $n^+$ -GaInAs サブコレクタ層( $65\text{nm}$ )、n-GaInAs サブコレクタ層( $55\text{nm}$ )、i-GaInAs スペーサー層( $10\text{nm}$ )、i-InP 電子走行層( $250\text{nm}$ )、AlAs/GaInAs/AlAs 二重障壁構造、i-GaInAs スペーサー層( $5.5\text{nm}$ )、n-GaInAs エミッタ層( $55\text{nm}$ )、 $n^+$ -GaInAs キャップ層( $35\text{nm}$ )を形成した。二重障壁構造は  $7.2\text{nm}$  GaInAs 井戸層/ $1.75\text{nm}$  AlAs 障壁層からなる。

エミッタメサを作るために、 $40\text{ nm}$  幅の Cr/Au/Cr ( $10\text{nm}/30\text{nm}/10\text{nm}$ ) ストライプが電子ビーム露光とリフトオフプロセスで作られる。そのストライプをマスクにして、エミッタメサがメタン系 RIE で形成され、エミッタとゲート金属の分離のためにウエットエッチングにより二重障壁構造と InP をサイドにエッティングする。結果としてエミッタのメサ幅は  $25\text{nm}$  となる。エミッタ長は  $10\mu\text{m}$  である。ゲート電極蒸着後のエミッタ素子の SEM 画像を図 9 に示す。

エッティング・蒸着でコレクタ電極を形成した後、デバイス真性部分をメサ構造にして電気的分離を行い、同時に引き回し電極下部のアンダーカットエッティングによりエアブリッジ配線も形成する。エアブリッジ形成後のデバイス全体図を図 10 に示す。エアブリッジ配線の近傍で、ゲート電極に囲まれていないエミッタが作られると、そこを流れる電流により出力コンダクタンスが大きくなってしまう。そこで、ゲート電極形成およびアンダーカットエッティング溝形成も電子ビーム露光を用いることで、精密な制御を行った。エミッタ側のエ




図 7 図 6 の構造の遮断周波数




図 8 ショートキーゲート型素子の構造概念図




図 9 エミッタメサの SEM 画像




図 10 真性デバイス全体の SEM 画像

アブリッジの様子を図 11 に示す。エミッタがゲートに囲まれるような位置合わせが可能となった。配線にエアブリッジ構造を用いることで、ゲート電極も必要最小限の面積であることが確認された。

エミッタ接地特性のコレクタ電流を図 12 に、ゲート電流を図 13 に示す。エミッタから引き出される電流密度がゲート電圧 1.5V で約  $10\text{ kA/cm}^2$  (実際の素子でのエミッタ電極面積から  $40\mu\text{A}$ ) である。伝達コンダクタンス( $g_m$ )と出力コンダクタンス( $g_o$ )の比が約 8.6 となつた。

ゲート電圧 0.5V から 1.5V までのコレクタ電圧に対するゲート電流とコレクタ電流の比を図 13 に示す。ゲート電流がコレクタ電流の 10%以下の領域が広く増幅動作できることが確認できる。

ゲートとコレクタを同電位にしたときのコレクタ電圧に対するゲート電流とコレクタ電流の比を図 14 に示す。30K ではゲート電圧とコレクタ電圧が 0.7V 付近で 10%となっている。エミッタ電流が  $40\mu\text{A}$  付近になる 1.5V までの領域で 25%以下となっている。

エミッタから引き出される電流の増加により、コレクタからの熱放射電流が相対的に減少したため、室温での飽和特性の観測が可能であると考えられる。

室温でのエミッタ接地特性のコレクタ電流を図 15 に、ゲート電流を図 16 に示す。室温によりコレクタの障壁を乗り越えてコレクタから熱放射電流が注入されるために電流が増加しているが飽和特性を観測した。また、伝達コンダクタンス( $g_m$ )と出力コンダクタンス( $g_o$ )の比が約 8.1 となつた。

図 15 に示すように、室温では 30K よりも散乱が多くなりゲートにつかまる電子が増えているものの、コレクタ電圧とゲート電圧が 0.7V の時は室温で 14%となり、電流利得が約 7 であることが確認された。

以上から、ゲートによりホットエレクトロンを引き出す概念で、室温においても、電流増幅、電圧増幅の両者が可能なトランジスタが作成可能であることが確認された。しかしながら、図 16 に示すように、大きなゲートリーク電流が発生する。また、室温で DC 測定を行った場合、断線が起こる。図 17 に室温測定後のエミッタのエアブリッジの SEM 像を示す。細いエアブリッジ配線に電流集中が起こり、発生した熱がエアブリッジを通して放熱されず、切れてしまった




図 11 エミッタ側のエアブリッジの様子




図 12 エミッタ接地コレクタ電流特性




図 13 エミッタ接地ゲート電流特性




図 14 ゲートとコレクタ同電位時のコレクタ電圧に対するゲート電流とコレクタ電流の比

と考えられる。また、二重障壁を使っていることから、高速動作のために必要な電流密度である  $1000\text{kA/cm}^2$  以上大きくするには難しいという問題点もあった。

そこで、理論特性からみて、最適と考えられる図 6 の構造の GCET の試作を次におこなった。コレクタをショットキーコンタクトにするために、コレクタトップ構造をしている。これにより、ショットキー障壁によりコレクタ側からの逆注入電流を抑制することができる。またゲート電極と電子走行層の間に BCB 膜を挿入することで、ゲートと電子走行層を絶縁して、ゲートリーク電流を抑制している。

DC 特性確認を考慮した素子構造を図 18 に示す。DC 特性確認のため裏面全面電極とした。

プロセスは、以下に示すようになる。

MOVPE による n-InP エミッタ層と 70nm 厚 i-InGaAs 電子走行層の成長後、i-InGaAs 層上にタングステンをスパッタにより 100nm 堆積させる。コレクタ電極を作るために、幅 30~60nm、長さ 10 $\mu\text{m}$  の Cr (25nm) を電子ビーム露光とリフトオフプロセスで作製し、Cr をマスクにして、コレクタ電極を CF<sub>4</sub> 系 RIE で形成する。InGaAs、InP をコレクタ電極をマスクとしてメタン系 RIE でエッチングを行い、ウエットエッチングによりサイドにエッチングを行う。BCB で完全に埋め込みゲート蒸着面までエッチバックを行い、電子ビーム露光とリフトオフプロセスによりゲート電極をセルフアライメントで作製する。再度 BCB で完全に埋め込みコレクタ電極の頭が出るまでエッチバックを行い、電子ビーム露光とリフトオフプロセスによりコレクタ電極パットを作製する。

まず i-InGaAs とショットキーとなる金属を確認する必要があった。蒸着により作製できる Au, Cr, Ti, Pd、スパッタにより作製できるタングステンを調べた結果、当初 i-InGaAs とショットキーとなる金属はなかったが、金属を堆積する前に表面処理を行なわなかったことと、金属堆積させたのみで測定したため表面リークパスが発生したことにより、ショットキーとならなかつたと思われた。そこでタングステンがショットキー特性に近いためもう一度調べた。タングステンを堆積させる前に基板を塩酸:水 (1:5) で表面処理を行い、また金属電極形成後、基板表面のリーク電流を抑制するために、硫酸:過酸化水素:水 (1:1:40) と塩酸:硝酸 (1:1) を用いてウェットエッチングを行った。図 20 に測定結果を示す。表面処理を行うことによってショットキーに近い特性となることがわかる。




図 15 室温でのエミッタ接地コレクタ電流特性




図 16 室温でのエミッタ接地ゲート電流特性




図 17 室温での DC 測定後のエミッタエアブリッジ近傍




図 18 DC 測定時を想定した素子断面図




図 19 作製プロセス

実際に作製した素子の室温での測定結果を図 21 から図 25 に示す。




図 20 タングステン/i-InGaAs の I-V 特性




図 21 エミッターコレクタ特性




図 22 エミッターゲート特性




図 23 ゲートコレクタ特性




図 24 エミッタ接地特性




図 25 エミッタ接地特性

エミッタコレクタ特性においてショットキー特性が得られなかった。これは電子走行層の側面にリークパスが発生したためだと考えられる。エミッタゲート特性、ゲート－コレクタ特性よりゲートが絶縁されていることを確認した。エミッタ接地特性においてゲート電圧による変調を確認した。またゲートリーク電流が 8 枝以上低くなり逆注入電流が抑制できた。電流密度が  $160\text{kA}/\text{cm}^2$  と大きくなった。

図 26 に動作した素子の断面 SEM 像をしめす。設計より素子幅が 90nm と大きかったが、これは、メサが長いことから倒れやすく、タングステン電極幅が 30nm のものは、全て倒れてしまったことによる。動作した素子は実際には、タングステン電極幅が 60nm で設計された素子である。

また、伝達コンダクタンス  $g_m = 55\text{mS}/\text{mm}$ 、出力コンダクタンス  $g_o = 112.5\text{mS}/\text{mm}$  となった。コレクタ電流のオフ特性が観測できなったのは、素子幅が 90nm と大きいことと側面のリーク電流によると考えられた。

そこで、メサのウェットエッチング条件の変更を行った。従来は InGaAs 走行層の横方向アンダーカットの為の硫酸系ウェットエッチングのみであったが、加工損傷をその前に取り除くために塩酸系エッチングをおこなった。またメサの倒壊を防ぐためにメサ長を  $2 \mu\text{m}$  と短くした。さらに、電圧利得を大きくするために、電子走行層長を 120nm と長くした。

以上のプロセス変更を行った後の断面 SEM 像を図 27 に示す。ウェットエッチングの変更により、メサの垂直性もまし、素子近傍のゲート電極も水平になり、より制御しやすい形状となった。素子幅も 70nm と若干小さくなった。

素子のエミッタ接地時の電圧電流特性を図 28 に示す。伝達コンダクタンス  $g_m = 20\text{mS}/\text{mm}$ 、出力コンダクタンス  $g_o = 20\text{mS}/\text{mm}$  と、伝達コンダクタンスの値は小さくなったものの、電力利得としては、ほぼ 1 となり向上した。さらに、オフ特性が比較的明瞭になり、側面リーク電流も抑制されたと考えられる。ゲート電流は、前回の様な 8 枝という高い電流差は観測されなかつたが、3 枝程度であり、また、




図 26 断面 SEM 像




図 27 プロセス変更後の断面 SEM 像

コレクタ電圧に対してほとんど依存性を示さなかつたことから、部分的に、エミッタに対して微細なリードパスが形成されていると考えられる。




図 28 プロセス変更後のエミッタ接地電圧電流特性

## (2) 研究成果の今後期待される効果

DC から動作する高周波デバイスは、今後の大容量通信の発達に、重要である。紙面の関係でここでは報告しなかつたが、コレクタ電圧に対する依存性、オフ特性なども計算されており、論理素子への展開の可能性もある。

本研究成果は、半導体中における電子の究極の速度を追求することで、その高速性の限界を追求するものである。今後の展開として、まずは絶縁ゲート型ホットエレクトロントランジスタにおいて、直流特性における電圧利得および電流駆動能力を示した後、高周波特性において、その高速性を示していく計画である。

### 3.3 金属／絶縁体超ヘテロ構造共鳴トンネルダイオード

#### (1) 研究実施内容及び成果

電波と光の中間の周波数であるテラヘルツ帯は、これまでほとんど使われていない未開拓の領域であったが、近年、化学やバイオの分野におけるイメージングや分析、大容量通信などのさまざまな分野での応用の可能性が明らかになりつつある。これらの応用のキーとなるのは、コンパクトな固体の発振・增幅素子であり、国際的にもいくつかの研究機関で、量子カスケートレーザ、タンネットダイオード、共鳴トンネルダイオードなどの種々のデバイスが盛んに研究されてきた。

我々は共鳴トンネルダイオード(RTD)の超高周波発振の可能性に注目し、材料系と素子構造について研究してきた。本研究では、共鳴トンネル構造の材料として、半導体のみではなく、新たに金属／絶縁体／半導体ヘテロ接合を導入し、結晶成長を行ってきた。金属／絶縁体／半導体ヘテロ構造は、金属の高電子濃度・低抵抗と絶縁体の比較的低い誘電率により高周波デバイスに適した材料系と考えられる。とくに高周波デバイスにおいて非常に重要な電極接触抵抗などの点で、金属層がデバイス本体に含まれることは非常に有利と考えられる。さらに、極薄多層構造において、電子に対するヘテロ界面のポテンシャル障壁が大きいことから、先鋭な共鳴準位が期待され、急峻な負性抵抗特性、あるいは、負性抵抗を量子準位間の遷移とみなせば、光子エネルギーの小さなテラヘルツ帯において急峻な遷移スペクトルが得られる可能性がある。我々は、材料イオン化ビームとナノエリア結晶成長法の併用による形成技術の開拓によって、金属／絶縁体／半導体共鳴トンネル構造の形成および室温での均一で良好な電気的特性を達成した。

材料系としては、Siとほぼ格子整合する  $\text{CaF}_2/\text{CdF}_2/\text{Si}$  (絶縁体/絶縁体/半導体) および  $\text{CoSi}_2/\text{CaF}_2/\text{Si}$  (金属/絶縁体/半導体) を選択した。共鳴トンネル構造においては、 $\text{CaF}_2$  が障壁層、 $\text{CdF}_2$  および  $\text{CoSi}_2$  が井戸層となる。いずれも立方晶萤石構造で、Siとの格子定数差は  $\text{CaF}_2$ 、 $\text{CdF}_2$ 、 $\text{CoSi}_2$  それぞれ室温で +0.6%、-0.8%、-1.2% である。ヘテロ接合界面におけるポテンシャル障壁(伝導帯バンド不連続)は  $\text{Si-CaF}_2$  間で約 2.3eV、 $\text{CdF}_2-\text{CaF}_2$  間で約 2.9eV、 $\text{CoSi}_2-\text{CaF}_2$  間で 10eV 以上である。

結晶成長では、絶縁体に対しては、マイグレーションエネルギーをイオン化加速によって与えることにより低温成長が可能なイオン化ビームエピタキシー、金属に対しては Si 成長に続いて Co を堆積して室温固相成長を行うことにより金属凝集を抑えて平坦なエピタキシャル層の形成が可能な二段階成長法を用いた。また、リーク電流や耐電圧特性を大きく劣化させる要因となる、基板の原子層ステップ端に起因する結晶欠陥を最小限に抑えるために、ナノエリアローカルエピタキシーを新たに考案し導入した。

図1にナノエリアローカルエピタキシーに用いる基板および結晶成長したデバイス構造を示す。Si(111)基板の表面に熱酸化  $\text{SiO}_2$  膜を形成し、電子ビームリソグラフィで 40nm～100nm の微細孔配列を形成する(図1(a)(b))。結晶成長は微小孔の部分しか起こらず、原子層ステップ端上の成長を大幅に回避することが可能である。孔底にウェット保護酸化膜を




図1 ナノエリアローカルエピタキシーによるデバイス形成。  
(a)  $\text{SiO}_2$  による微細マスクを形成した結晶成長用基板、(b) 表面 AFM 像、  
(c) 結晶成長後の電極形状、(d) 測定デバイスの断面図。




図2 絶縁体/半導体( $\text{CaF}_2/\text{CdF}_2/\text{Si}$ )三重障壁共鳴トンネルダイオードの層構造と室温電流-電圧特性。




図3 金属/絶縁体/半導体( $\text{CaF}_2/\text{CoSi}_2/\text{Si}$ )三重障壁共鳴トンネルダイオードの層構造と室温電流電圧特性。

積回路形成へ自由度を広げられることから、(100)基板への成長法の確立是有用である。

通常、 $\text{CaF}_2$ を $\text{Si}(100)$ 基板上に成長する場合、良好な結晶を得るには $500^\circ\text{C}$ 以上の高温成長が必要であるが、 $200^\circ\text{C}$ 以上では極微ファセットを多数表出した三次元成長が起こってしまい、これによってリーク電流が生じ、デバイスの電気的特性が劣化するため、 $\text{Si}(100)$ 基板上の成長は難しいとされてきた。しかし、低温で結晶成長した後に $500^\circ\text{C}$ のアニールを行った場合、高温成長時とは異なり、薄膜形状を保ちながら結晶性の良好な領域が部分的には得られている。そこで、本研究で開発した上述のナノエリニアローカルエピタキシーとアニールを併用することにより結晶性の良好な $\text{CaF}_2$ 層を形成し、この方法で $\text{CaF}_2/\text{CdF}_2$ 二重障壁共鳴トンネルダイオードを $\text{Si}(100)$ 基板上に形成し、 $\text{Si}(111)$ 面と同等の室温特性を初めて達成した。

この材料系の量子構造においては、バンド構造や量子準位が未だ十分明らかにされているとはいえない。本研究では、 $\text{CaF}_2/\text{CdF}_2$ 共鳴トンネルダイオードの電流電圧特性の井戸幅依存性の理論と実験の比較を行い、比較的よい一致を得るとともに、理論とほぼ一致する波長帯においてサブバンド間遷移に伴う発光を観測した。これらの結果から、量子準位の構造依存性とそれを結晶成長にフィードバックして精密制御を行うための知見が得られたといえる。

形成して成長チャンバに導入し、微小孔の端に異常成長が起こらない条件を用いて共鳴トンネル構造を成長した。成長基板に対して約40,000個の微小孔上に大きな電極を蒸着して並列接続して一つのデバイスとした(図1(c)(d))。

図2と図3にそれぞれ、このようにして成長した $\text{CaF}_2/\text{CdF}_2/\text{Si}$ (絶縁体/絶縁体/半導体)および $\text{CoSi}_2/\text{CaF}_2/\text{Si}$ (金属/絶縁体/半導体)三重障壁共鳴トンネルダイオードの層構造と電流-電圧特性を示す。結晶成長条件はいずれも最下層 $\text{CaF}_2$ は $650^\circ\text{C}$ 、他は $100\sim200^\circ\text{C}$ (このうち $\text{CaF}_2$ 層はビームをイオン化加速)である。いずれもナノ領域エピタキシーによる極微細ダイオード多数を並列接続したにもかかわらず、非常に大きなピーク/バレー電流比が均一に再現性よく得られた。

$\text{Si}(111)$ 基板上の成長のみでなく、 $\text{Si}(100)$ 基板上においても結晶成長条件を確立した。これまで用いてきた $\text{Si}(111)$ 基板は、(100)基板に比べて良好な結晶成長層が得られやすいものの、エッチングなどの素子や導波構造の形成プロセスの制御がやや難しく、また、通常のLSIに(100)基板が使用されていることから、将来的にLSI技術との整合により、LSI用に開発の進んでいるSOI(Silicon-on-insulator)基板を活用した導波路構造やテラヘルツ集

積回路形成へ自由度を広げられることから、(100)基板への成長法の確立是有用である。


図4  $\text{CaF}_2/\text{CdF}_2$  のサブバンド間遷移発光。

図4に得られた室温発光スペクトルを示す。素子の層構造は Si(111)基板上の  $\text{CdF}_2/\text{CaF}_2$  2重量子井戸 (3重障壁) 構造で、電子注入側から nm 単位で 0.93 / **2.48** / 0.62 / **1.55** / 0.93 のように設計した。太字は  $\text{CdF}_2$  量子井戸層の層厚を示す。サブバンド間遷移による発光が 2.48nm 厚の  $\text{CdF}_2$  量子井戸内で起こるような設計とした。図のように、波長 2.5μm 付近にピークが観測され、電流とともに増加している。この波長は量子井戸厚からの計算値 2.2μm とほぼ一致した。得られた発光は近赤外領域であるが、層構造を変化させることによりテラヘルツ帯も可能と考えられる。

## (2) 研究成果の今後期待される効果

以上のように、金属／絶縁体／半導体共鳴トンネル構造の形成および室温での均一で良好な電気的特性が達成できた。今後の方針として、共鳴トンネル層構造のより精密な制御が可能な結晶成長、共振器やアンテナ構造に組み込んだテラヘルツ発振素子・検出素子への展開を考えていく。

### 3.4 共鳴トンネルダイオードを用いた THz 発振素子

#### (1) 研究実施内容及び成果

電波と光の中間の周波数であるテラヘルツ帯は、これまでほとんど使われていない未開拓の領域であったが、近年、化学やバイオの分野におけるイメージングや分析、大容量通信などのさまざまな分野での応用の可能性が明らかになりつつある。

これらの応用ではコンパクトなコヒーレント光源が重要なキーデバイスである。単体の発振デバイスとしては、光デバイスの周波数を下げるアプローチと、電子デバイスの動作周波数を高くするアプローチがあり、これら 2 つの方向からテラヘルツデバイスの研究が盛んに行われてきた。光デバイスの側からは、最近、量子カスケードレーザの THz 帯での発振が成功している。室温動作の可能性はまだ明らかではないが、より高温動作、長波長に向けて研究が行なわれている。

ミリ波側からの電子デバイスによるアプローチには、ヘテロ接合バイポーラトランジスタや高電子移動度トランジスタなどの動作周波数の上昇、走行時間効果ダイオードのひとつであるタンネットの発振周波数上昇や、いろいろな量子効果テラヘルツデバイスの研究がある。

しかしながら、現在のところ、カバーできる周波数領域、出力、室温動作、周波数可変性などの観点において、応用上重要な特性を全般的に満たす光源は得られていない。

量子効果デバイスのひとつである共鳴トンネルダイオード（RTD）は室温 THz 発振デバイスの一候補と考えられる。本研究では、共鳴トンネルダイオードと平面微細アンテナを集積した THz 発振素子を提案し、室温において 1.02THz までの高調波発振を達成した。また、高出力化のためのアレイ構造の作製と特性測定を行い、高出力化の可能性を示すとともに、バイアス電圧による周波数可変特性を見出した。

図 1 にスロット共振器を用いた場合の RTD 発振器の原理的な構造を示す。図では金属膜中のスロットの中央に RTD が置かれている。RTD はヘテロ接合により形成された 2 つの障壁とその間の量子井戸で構成されており、エミッタの伝導帶端が量子井戸の共鳴準位にはほぼ一致するバイアス電圧で電流がピークとなり、それより高い電圧で微分負性コンダクタンスの領域が現れる。スロットは電磁波の定在波を形成し共振器になると同時に、出力を放射するアンテナにもなる。電極抵抗などの寄生素子を無視したもっとも基本的な等価回路は、図 1 中に示すように微分負性コンダクタンス $-G_d$  とスロットによる共振回路、放射抵抗  $G$  からなり、 $G_d > G$  を満たすとき発振が開始する。

実際に作製した RTD 発振器の構造を図 2 (a) に示す。半絶縁 InP 基板上のスロットアンテナの中央に GaInAs/AlAs RTD が置かれ、RTD の上下電極はアンテナの左右の電極に接続されている。アンテナの両端では、これらの電極は、 $\text{SiO}_2$  を間に挟んで重ね合わされ、高周波を反射し、直流に対しては接触せずにバイアス印加できる構造となっている。アンテナの長さは発振周波数に依存するが、数十ミクロン程度である。電源などの外部回路での共振で起こる 2~3GHz の発振を抑圧するための簡単な回路として、アンテナの外側に並列の




図 1 共鳴トンネルダイオードを用いた発振器の原理的な構造と電流電圧特性。

シート抵抗が接続されている。RTD の層構造は図 2 (b) に示されている。電流電圧特性におけるピーク電流密度は  $300\sim400\text{kA}/\text{cm}^2$ 、ピーク-バレー比は 2~3 である。

基本波発振周波数の RTD サイズによる変化を図 3 に示す。RTD のサイズは正方形メサの一辺の長さで表している。素子は室温で発振している。検出器には液体ヘリウム冷却シリコンコンポジットボロメータを用い、発振周波数はフーリエ変換遠赤外分光計を用いて測定した。素子は連続動作するが、測定は検出器に入る周囲の雑音を排除するためにパルス動作とロックイン測定を行なっている。パルス幅は 0.3ms、繰り返し周波数は 300Hz である。




図 2 スロットアンテナを集積した共鳴トンネルダイオード (RTD) 発振器。  
(a) デバイス構造 (b) RTD の構造。

パルス幅による特性の変化はほとんどない。現在までに 587GHz までの基本波発振が得られている。この周波数において出力は約  $8\mu\text{W}$  であった。

1THz を越える基本波発振の可能性を調べるために発振周波数と出力の詳細な理論解析を行なった。発振の定常条件は、スロットアンテナを接続した RTD 両端の合計アドミタンス  $Y$  に対して、 $\text{Re}(Y)=0$  および  $\text{Im}(Y)=0$  で与えられる。 $Y$  が周波数と出力の関数であるため、この条件から発振周波数と出力が決定される。

$Y$  に含まれる RTD 自体のアドミタンスは、寄生抵抗をすべて考慮した等価回路により計算した。寄生素子には電極接触部分の抵抗と容量、RTD の容量、RTD メサの抵抗とインダクタンス、メサから下部電極への広がり抵抗を含む。また、RTD 層を走行する電子の遅延によって生じる負性コンダクタンスの低下と付加的な容量の発生も考慮されている。

素子の発振周波数は全体のアドミタンス  $Y$  で決まるが、RTD 自体の動作周波数の上限は、RTD のアドミタンスの実部が負を保つ最高周波数である。発振素子に用いた図 2(b) の RTD では、上記の寄生素子を考慮すると、この周波数は 3THz となる。

寄生素子を考えなければ、究極的な周波数上限は RTD 層の電子通過時間で決まる。RTD 層のうち共鳴トンネル部分（障壁と量子井戸）およびコレクタの空乏層を考慮すると、この上限は  $f = (1/4) / (\tau_{rtd} + \tau_{dep}/2)$  となる。ただし、 $\tau_{rtd}$  と  $\tau_{dep}$  はそれぞれ共鳴トンネル部分とコレクタ空乏層の通過時間である。これ以上の周波数ではコンダクタンスは負にならず、この周波数が本質的な上限となる。発振素子に用いた RTD では  $f=4.7\text{THz}$  となる。

素子全体のアドミタンス  $Y$  のうち、スロットアンテナのアドミタンスは実際の構造に対して、3 次元的な電磁界解析によるシミュレーションを行って計算した。

このようにして得られた素子の基本波発振周波数の計算結果は測定と比較して図3に示されている。図のように、理論計算と実験の良い一致が得られている。RTDの面積を小さくすると、負性コンダクタンスが低下し、負荷の損失を越えられなくなると発振の上限となる。図3から現在の構造においても、素子面積を小さくすることにより、1THzを越える基本波発振が可能であることがわかる。

図4はアンテナ両端にスタブ形状の反射器を用いて、放射損失以外の損失を低減した場合の基本波発振周波数と出力の理論解析である。発振周波数はアンテナ長によって変化させている。図には、図2(b)のRTDの層構造中のスペーサー層を変えたときの結果も示されている。RTDのスペーサー層を厚くすると、RTDの容量は減少するが、同時に走行遅延時間が増加する。これらから、スペーサー層厚15nmが最適値となる。面積の最適化や可能な範囲の高い電流密度を仮定すると、発振周波数として2.4THzが期待できる。

RTD発振器の出力は、寄生素子の影響が無視できるときは、図1の等価回路において $G_d = 2G$ のとき最大値 $P = (3/16) \Delta I \Delta V$ となる。ただし、 $\Delta I$ と $\Delta V$ は図1の電流電圧特性に示すように、負性コンダクタンス領域の電流と電圧の幅である。実験に用いたRTDでは、この最大出力の値は $600\mu\text{W}$ 程度になるが、実際には寄生素子の影響と、上記アドミタンス整合からのずれのために、この値よりかなり小さくなっている。

図4のように、RTD面積 $1\mu\text{m}^2$ 、ピーク電流密度 $600\text{kA/cm}^2$ 、スペーサー層15nmの素子において、基本波発振周波数1THzで出力 $70\mu\text{W}$ が期待できる。周波数上昇とともに出力が低下するのは、寄生素子の損失やインピーダンス整合からのずれが大きくなることによる。アレイ構造による電力合成を用いればさらに高出力化が可能である。たとえば、上記の素子であれば $4 \times 4$ のアレイで1mW以上の出力が可能となる。電力合成に必要な位相や周波数の同期については後述する。

RTDの高調波発振も可能である。図5に、基本波342GHzの素子における高調波スペクトルを示す。図では、測定に用いたフーリエ変換分光計内部で発生する高調波のゴーストを遮断するため、高域通過フィルターを用いて基本波成分を排除している。図のように3次高調波において1.02THzが得られた。これは、高調波ではあるが、現在のところ単体の




図3 基本波発振周波数のRTDサイズ依存性の理論と実験の比較。




図4 スロットアンテナ両端にスタブ構造を用いてアンテナの損失を低減した構造における発振出力と発振周波数の理論解析。

電子デバイスによる室温発振器としては、初めて 1THz を越えた最高周波数である。出力は基本波が  $23\mu\text{W}$ 、3 次高調波はその 2.6% ( $0.6\mu\text{W}$ ) と小さいが、上述のように、構造の最適化により増加は可能である。ファンデルポール方程式による理論解析により、バイアス電圧依存性や基本波に対する出力比はよく説明されている。

周波数可変の THz 光源は種々の用途において有用である。我々は RTD 発振器の発振周波数がバイアス電圧によって可変であることを見出した。図 6 に発振周波数と出力のバイアス電圧依存性の一例を示す。この素子では、中心周波数は 470GHz、可変幅は 18GHz (中心周波数の 3.8%) であった。この特性は、発振周波数の安定化や精密制御に有用である。高調波発振においても、中心周波数 1THz において約 60GHz の周波数変化が得られている。

バイアスによる周波数変化のメカニズムとして考えられるのは、電子の走行遅延によって発生した RTD 容量のバイアスによる変化である。RTD 電極間の通常の容量を減らして、走行時間による容量の割合を大きくすることにより、大きな周波数可変が可能である。

より大きな周波数変化を得るには、バラクタダイオードなどバイアスにより大きく容量が変化する素子を集め集積するなどの方法も考えられる。このように集積化によっていろいろの機能を持たせられることは、電子デバイスによるアプローチ、特に平面構造のデバイスの特徴であるといえる。

高出力が必要な応用では、アレイ構造による電力結合が有力な手段である。この構造では、すべての発振素子が同じ位相と周波数で動作する必要がある。この条件を満たす方法として素子間の相互注入同期を利用することができます。

図 7 は Si 半球レンズ上に置かれた 2 つの RTD 発振素子間の相互注入同期の実験を示している。個々の独立な発振では、2 つの発振素子は 324GHz および 340GHz と異なる周波数で




図 5 RTD の高調波発振スペクトル。高域通過フィルターを用いて基本波成分を排除している。




図 6 発振周波数と出力のバイアス電圧による変化。このアプローチ、特に平面構造のデバイスの特徴であるといえる。

あるが、同時発振させるとひとつの周波数（330GHz）のみになる。出力は2つの素子のほぼ和の値になる。これは半球レンズ表面での出力の部分反射が互いに相手の素子に注入されて相互注入同期が起こったためと考えられる。観測結果は理論解析によりよく説明される。

以上のように、固体 THz 発振素子の電子デバイスからのアプローチとして、RTD と平面微細アンテナを集積した発振素子を提案・作製し、これまでに基本波発振で 0.6THz、高調波発振では単体の室温電子デバイスとしては初めて THz に踏み込む 1.02THz の発振が得られた。理論解析では構造最適化により 2.4THz までの基本波発振と 1THz で  $70\mu\text{W}$  の出力が期待できる。また、応用上重要な周波数可変特性、電力結合による高出力化に有用な複数の素子間の相互注入同期も得られた。

## (2) 研究成果の今後期待される効果

テラヘルツ帯は、化学やバイオテクノロジーの分野における分析やイメージング、大容量通信、セキュリティなどの幅広い応用の可能性があり、近年大きく注目されている。これらの応用ではコンパクトなコヒーレント光源が必要不可欠なキーデバイスである。

以上の結果から、RTD 発振器はテラヘルツ帯のコンパクトなコヒーレント光源の候補となると考えられる。今後の展開として、より高周波・高出力のための素子構造の形成を行うとともに、発振線幅などより詳細な発振特性を明らかにしていく計画である。

高周波・高出力化に関しては、より高い電流密度を得るために層構造の設計と形成、アンテナおよび共振器構造の最適化、多素子アレイの形成を行っていく。詳細な発振特性の把握に関しては、THz 帯でのヘテロダイン検出による線幅や雑音の詳細な測定と、これらに基づいた高性能化のための素子構造設計を行っていく。




図 7 2つの発振素子間の相互注入同期。個々の独立な発振（上段）では 2 つの発振素子は異なる周波数であるが、同時発振（下段）ではひとつの周波数になる。

### 3.5 半導体クライストロンの提案、作製およびミリ波における基礎特性の測定

#### (1) 研究実施内容及び成果

テラヘルツ帯 (THz 帯) は、電波と光の中間に位置する未開拓の周波数領域であり、大容量無線通信や、医療、環境計測、化学などの広い分野でのイメージングや分析への応用が期待されている。このような種々の応用においてコンパクトな固体 THz 発振・増幅素子は必要不可欠である。

固体の THz の発振素子として、光デバイスからは量子カスケードレーザ、電子デバイス側からは RTD や TUNNETT などの研究が行われている。しかしながら、これらは二端子素子であり、安定で設計自由度の高い増幅素子としては、トランジスタのような三端子素子が望ましい。三端子素子としては HBT や HEMT などの化合物系のトランジスタの高周波化が盛んに研究されており、電流利得遮断周波数および最大発振周波数は 1THz に迫ってきている。進行波管形のデバイスも提案されている。また、進行波管と似た構造の素子としてプラズマを利用する THz 素子も提案されている。

本研究では THz 三端子素子として、2 次元電子ガスの速度変調を利用したクライストロン型の端子を提案し、理論解析、作製、およびミリ波帯における初期的な特性測定を行った。

図 1 に、素子断面構造と動作原理の模式図を示す。図では HEMT のソースドレイン間に配置した 3 本のゲートを示している。左側 2 本のゲートを入力ポートとし、中央電極を共通として右側 2 本のゲートを出力ポートとし、ゲート下部に二次元電子ガス(2DEG)を流す。素子の動作原理としては、入力ポート間に交流電界を印加すると、交流電界の向きにより、2DEG 中の電子が加速または減速されることで電子の速度が変調される。これらの電子が図の中央電極下部を走行するうちに、加速された電子は減速された電子に追いつくために電子が集簇され、電子の分布に密度変調が起こる。そして密度変調された電子流が出力ポート下部を通過する際、出力ポート間に誘導電流が発生する。この誘導電流を取り出すことによって、出力を得る。

2 DEG の電子密度、速度、および電流に対する流体方程式に入力電界を導入し、小信号解析によって、素子特性の理論解析を行った。散乱による電子速度の緩和と電子のエネルギー分布による拡散も考慮した。素子特性は、相互コンダクタンス  $g_m = I_{out} / V_{in}$  によって評価した。ただし、 $I_{out}$  と  $V_{in}$  はそれぞれ出力ポートと生じる出力電流と入力ポートに印加される入力電圧である。素子の電力増幅特性は相互コンダクタンスと入出力ポートに接続された回路のインピーダンスに依存する。電力増幅特性はもちろん重要であり、解析により明らかにすることは今後の課題である。ここでは、素子本体の動作特性を調べるために最初の解析として相互コンダクタンスのみを議論する。




図 1 2 DEG によるクライストロン素子の断面構造と動作原理




図 2  $g_m$  の周波数特性の電流依存性




図 3  $g_m$  の周波数特性のポート電極幅依存性




図 4  $g_m$  の周波数特性のポート間距離依存性

図 2 は、入力ポート間隔  $d_{in}$ 、出力ポート間隔  $d_{out}$ 、中央部のポート電極幅  $d_D$ 、がすべて  $100 \text{ nm}$ 、電子速度  $u_0 = 3 \times 10^7 \text{ cm/s}$ 、電子の緩和時間  $\tau = 0.3 \text{ psec}$ 、有効質量  $0.042 m_0$  ( $\text{GaInAs}$ )、入出力ポート電極から 2DEG までの垂直距離  $a = 20 \text{ nm}$ 、の条件で、2DEG の直流電流  $I_0$  を変化させた場合の  $g_m$  の周波数特性である。図より、 $g_m$  はサブ THz～THz 帯においてピークとなり、また 2DEG 電流量が多いほど  $g_m$  が大きくなる。

図 3 に、2DEG の電流  $I_0$  を  $3 \text{ mA}$  として、中央部のポート電極幅  $d_D$  の値を変化させた場合の  $g_m$  の周波数特性を示す。図より、電極幅が  $100 \text{ nm}$  の時、 $g_m$  のピーク値が最大となっている。中央部のポート電極幅  $d_D$  の長さが短いほど、散乱の影響が少なくなるために  $g_m$  が増大する。逆に電極幅が短すぎると、電子が集群するのに必要な距離が十分でないために、 $g_m$  が減衰する。これが、 $g_m$  に最適値が存在する理由である。

図 4 は、2DEG の電流  $I_0$  を  $3 \text{ mA}$  として、入出力ポート間隔  $d_{in} = d_{out}$  を変化させた場合の特性である。図より、ポート間隔が短い程  $g_m$  は増大する。また、ポート間隔が長いほど、 $g_m$  がピークとなる周波数が低くなっている。これは、ポート間隔が長いと入力電界の周期が電子の走行時間より短くなり、速度変調が十分になされなくなるためである。

この素子を InP 基板上の格子整合  $\text{GaInAs}/\text{InAlAs}$  の HEMT 構造を用いて作成した。作製した素子構造を図 5 に示す。ソース・ドレイン間の距離は  $600 \text{ nm}$  であり、ポート間隔  $d_{in}$ ,  $d_{out}$  及




図 5 増幅素子構造  
(a)素子の平面構造図  
(b)素子の断面層構造




図 6 HEMT としての直流電流電圧特性

びポート電極幅  $d_D$  はそれぞれ 100nm となっている。図 6 に、本素子の中央の電極をゲートとした場合の、HEMT としての直流電流電圧特性を示す。電流電圧特性は、3 本あるゲートのうち、中央のゲートにのみゲートバイアスを印加して測定した。本結果より、素子が HEMT として動作していることが確認できる。

この素子の THz 帯までの測定には、例えばフェムト秒パルスレーザーを用いた時間分解分光法などの方法が必要であるが、今回は、初期段階の測定としてミリ波帯における  $g_m$  の周波数特性を測定した。

測定は、入出力ポートの電極をネットワークアナライザに接続し、ソースドレンインには外部の直流電源を接続し入出力ポート下部に 2DEG を流した。この状態でネットワークアナライザによるミリ波帯における S パラメータの周波数特性の測定を行った。

本素子の等価回路を図 7 に示す。等価回路が図 7 のように表せることは素子のアドミタンス行列(Y)の要素およびそのソースドレンイン電流依存性から確かめられた。図 7 の等価回路から  $Y_{21} - Y_{12} = g_m$  より、 $g_m$  を求めることが出来る。実際の測定では、ネットワークアナライザによって測定した S パラメータを Y パラメータに変換し、この計算式を用いて  $g_m$  の周波数特性の実測値を得ている。今回の測定は素子の基本動作を調べる初期的実験であり、素子の原理的な特性は  $g_m$  表されるため、トランジスタと同じような Unilateral Gain など電力利得での特性評価は行っていない。素子の電力利得は入出力回路に依存し、大きな電力利得を得るためにには入出力に高インピーダンスの回路を用いる必要がある。

図8は $g_m$ のミリ波帯における測定結果である。図より、2DEGの電流 $I_0$ が増加するほど、 $g_m$ の値が大きくなっていることが分かる。また、周波数と共に $g_m$ が増加していることも確認できる。この傾向は、図3において得られたものと同等であり、少なくともミリ波帯では素子が提案した原理で動作している可能性を示しているとともに、THz帯においてより高い $g_m$ が得られることが期待できる。

## (2) 研究成果の今後期待される効果

THz帯增幅の可能性を持つ素子として、2次元電子ガスの速度変調を原理とする三端子增幅素子の提案と理論解析、作製、ミリ波帯における初期的な特性測定を行った。ミリ波帯での特性は理論の傾向とよく一致しており、THz帯でより高い $g_m$ が期待できることから、今後の展開として、より高い周波数での測定を検討する。そのための一つの方法として、フェムト秒パルスレーザーを用いた時間分解分光が考えられる。この測定のために入出力回路の設計と素子への集積を検討していく。同時に、素子サイズの縮小による高周波化、電力増幅を得るために入出力回路と素子構造の最適化を行っていく。

THz帯は、さまざまな分野での応用が期待されており、固体の発振・増幅素子がキーポーネントとなっている。現在、固体素子の研究は、ほとんど光源としての発振器の研究であり、レーザおよびダイオードなどの二端子素子を対象に行われている。しかしながら、発振・増幅素子はトランジスタのような三端子により構成することが望ましく、このような素子が開発されれば、THz帯における自由度の高い高周波集積回路が可能となり、THz帯の幅広い応用が可能になるものと期待される。





図7 半導体クライストロン素子の等価回路

図8  $g_m$ のミリ波における周波数特性

### 3. 6 電子波面制御デバイスに向けた基礎研究

#### (1) 研究実施内容及び成果

電子波の波面変換機能を用いて、フーリエ変換等の高次機能を発揮するデバイスを創製する可能性がある。透過電子顕微鏡では電子波のフーリエ変換機能が既に実用されている（結晶格子の周期性を回折像として観測評価している）。これを固体中で実現しデバイス応用することの可能性を追求する工学的基礎研究を行った。

固体中を伝搬する電子波の波面は本当に広がるのだろうか。これを確かめるためには、伝搬方向を一つの方向に揃え、波長を揃えた電子波を生成しなければならない。このような電子波は熱平衡状態では得られない。ランチャーにより一方向に加速されたバリスティックホットエレクトロン状態は波面の広がった電子波になり得る。本研究の三次元ヘテロナノ構造を用いて電子波の波面広がりを検証する実験を行った。

光が波であり、広がった波面をもつことは、200年ほど前にヤングによりダブルスリット干渉実験により実証された。我々はヤングの実験にならって、三次元ヘテロナノ構造からなるダブルスリットにバリスティックホットエレクトロンを入射させ、伝搬後に現れる干渉パターンを微細電極で観測しようとした。

作製したデバイス構造を図1にしめす。エミッタ／ベース間に作った組成傾斜 GaInAsP 層と InP トンネルバリアからエネルギー100meV（設計値）、エネルギー幅 6meV のホットエレクトロンを GaInAs 中に放射させる。厚さ 10nm の InP からなるダブルスリット層には、中心間隔 25nm、スリット開口幅 12nm のスリットが EBX により作り込まれている。電子はダブルスリット通過後 180nm の GaInAsP 電子伝搬層を伝搬しながら回折像を形成し、検出層に到達する。検出層には周期 80nm、幅 40nm の極微細金属電極が、ダブルスリットと位置アライメントをとって形成されている。ダブルスリットを通過する電子による電流は全放射電流と比較すると極めて小さい。そこであらゆるリーク電流を抑制するための工夫が凝らされた。微細電極間のリークは GaInAs/GaInAsP 間のバンド不連続により抑制し、メサ側面からのリークはガード電極を配置することで抑制した。

作製デバイスを 4.2K で測定した。干渉縞の測定はデバイスに垂直方向に磁場を印加し、電子がローレンツ力で曲がることを利用して、干渉縞を検出微細電極上で掃引させて行った。当初は電極アレイを用いて磁場無しで静的に測定することを目指したが、デバイス作製結果は、複数の微細電極中、断線やガード電極との短絡があり、中央の単一微細電極のみが良好に動作した。そこでアレイによる測定を断念し、超伝導磁石を用いた干渉縞掃引の方法で観測を行った。コレクタ電流対印加磁場の関係を図2に示す。一つの磁場値に対




図1 電子波干渉現象観測のための素子構造概念図




図2 干渉現象観測素子のコレクタ電流の磁場中の変化

して7回の測定を行った。全測定時間は数時間に及んだがその間のエミッタ電流の変動は1%以下と僅かであった。7つの電流値をすべてプロットしたのが図2のインセットであり、メジアンを取り出してプロットしたのが図2である。実線は理論で求めた干渉縞である。ピークとトラフが明確に現れており、しかもピークとピークの間隔は理論でよく説明できた。さらに測定された電流の変調幅は、電子の位相破壊確率を考慮して見積もった理論値と一桁以内で一致した。これらの注意深い検証結果より、図2の観測波形はダブルスリット回折像である可能性が高いとした。

固体中で電子が波面広がりをもつ平面波として伝搬することが確認された。さらにコヒーレントな電子波伝搬条件や伝搬特性を調べるために、様々な構造を用いた測定を目指し、走査探針による高分解能なホットエレクトロン注入を利用した観測法を研究した。

弾道電子放出顕微鏡(BEEM)の走査探針から電子を半導体へ入射する。電子は半導体中を球面波で伝搬し、半導体中に形成した位相シフタにより回折し、その後のエネルギーハイパスフィルタにより選別された直進波成分をコレクタ電流として観測する(図4インセット)。探針を走査しながらコレクタ電流波形を測定することにより回折パターンが得られる(量子相反性)。探針から半導体への注入効率をBell-Kaiserモデルで、半導体中の転送効率を3次元シュレディンガー方程式の時間領域有限差分法(FDTD法)で数値解析し、コレクタ電流を計算した。計算には、ヘテロ接合での有効質量差、非放物線性の影響、半導体注入電子のエネルギースペクトル、金属中および半導体中での位相破壊を考慮した。

図3に探針位置とコレクタ電流のシミュレーション結果を示す。山と谷の電流差として1.4pAが得られた。図4はエネルギーフィルタ高さを変化させたときの、回折パターンのピーク電流値とピーク/背景比である。

BEEM実験を進め、位相シフタ・エネルギーフィルタのない構造でBEEM電流を測定し探針走査における均一性を評価した。SN比の改善を行い電流の安定性15%、電流の検出限界0.04pAを達成した。図4からエネルギーフィルタ高さが0.15~0.25eVの範囲で観測が可能と判定した。

## (2) 研究成果の今後期待される効果

固体中人工構造による電子波回折・干渉の達成は、フーリエ変換演算のような、波動性に基づく新たな電子機能を持つデバイス創成に結びつく可能性がある。

一つの展望を述べよう。電子フォノン散乱として知られるようにフォノンと電子はよく相互作用する。これはフォノンが生成する周期ポテンシャルによる電子波の回折である。もしフォノンをコヒーレントに伝搬させ、さらにフォノン振動を人為的に制御できたならば、コヒーレントフォノンに載せられた信号を電子波によりフーリエ変換できることになる。音響フォノンの分散関係によると、周波数1THzのフォノン波長は10nmのオーダーであり、本研究で実現したエネルギー100meVの波面広がりをもつ電子波と波長がよくマッチする。THz帯信号のフーリエ変換を電子波が200nm伝搬する間に演算してしまうデバイスができるかもしれない。コヒーレントフォノンとコヒーレントエレクトロンとの相互作用、およびその制御は今後新しい研究分野になる可能性がある。




図3 位相シフタによる干渉パターン(理論)




図4 回折パターン観測可否判定図

## 4 研究参加者

## ① 古屋グループ(バリスティック電子デバイスの研究)

氏名	所属	役職	研究項目	参加時期
古屋 一仁	東京工業大学	教授	研究総括	平成 14 年 11 月～平成 20 年 3 月
浅田 雅洋		教授	テラヘルツデバイス提案・Si 系結晶成長	平成 14 年 11 月～平成 20 年 3 月
宮本 恭幸		准教授	化合物半導体結晶成長・加工プロセス	平成 14 年 11 月～平成 20 年 3 月
町田 信也		助教	データ解析・理論	平成 14 年 11 月～平成 19 年 4 月
Zhang Ziyang		CREST 研究員	テラヘルツ増幅の為のナノ電子デバイス	平成 15 年 8 月～平成 16 年 8 月
Qiu Weibin		CREST 研究員	バリスティック走行 InP 系電子デバイス	平成 15 年 10 月～平成 17 年 10 月
寺島 清子		チーム事務員		平成 15 年 5 月～平成 20 年 3 月
竹内 克彦		M2	バリスティック走行 InP 系電子デバイス	平成 14 年 11 月～平成 16 年 3 月
折橋 直行		D3	テラヘルツデバイス作製プロセス	平成 16 年 4 月～平成 18 年 3 月
中川 亮		M2	超ヘテロ構造により電子を真性半導体へ引き出すホットエレクトロントランジスタ	平成 16 年 4 月～平成 17 年 3 月
今井 裕之		D1	テラヘルツデバイス作製プロセス	平成 16 年 4 月～平成 17 年 3 月
服部真之介		M2	テラヘルツデバイス作製プロセス	平成 16 年 4 月～平成 17 年 3 月
鈴木 左文		D1	テラヘルツデバイス作製プロセス	平成 17 年 4 月～平成 20 年 3 月
荒井 剛		M2	バリスティック走行電子の特性観測	平成 17 年 4 月～平成 18 年 3 月
西村 想		M2	バリスティック走行電子の特性観測	平成 17 年 4 月～平成 20 年 3 月
鹿嶋 一生		M2	超ヘテロ構造により電子を真性半導体へ引き出すホットエレクトロントランジスタ	平成 17 年 4 月～平成 18 年 3 月
山本 徹		M2	バリスティック走行 InP 系電子デバイス	平成 17 年 4 月～平成 18 年 3 月
五十嵐満彦		M2	バリスティック走行 InP 系電子デバイス	平成 17 年 4 月～平成 19 年 3 月
甲斐 紹敬		M2	バリスティック走行 InP 系電子デバイス	平成 17 年 4 月～平成 19 年 3 月

福山 義人		M2	パリスティック走行 InP 系 電子デバイス	平成 18 年 4 月～ 平成 20 年 3 月
三浦 司		M2	パリスティック走行 InP 系 電子デバイス	平成 18 年 4 月～ 平成 20 年 3 月
諏訪 輝		M2	超ヘテロ構造により電子 を真性半導体へ引き出 すホットエレクトロントラン ジスタ	平成 17 年 4 月～ 平成 19 年 3 月
長谷川 貴史		M2	超ヘテロ構造により電子 を真性半導体へ引き出 すホットエレクトロントラン ジスタ	平成 18 年 4 月～ 平成 20 年 3 月
日野 高宏		M2	超ヘテロ構造により電子 を真性半導体へ引き出 すホットエレクトロントラン ジスタ	平成 18 年 4 月～ 平成 20 年 3 月
大野 真也		B4	超ヘテロ構造により電子 を真性半導体へ引き出 すホットエレクトロントラン ジスタ	平成 18 年 4 月～ 平成 19 年 3 月
水嶋 健太		M1	超ヘテロ構造により電子 を真性半導体へ引き出 すホットエレクトロントラン ジスタ	平成 17 年 4 月～ 平成 18 年 3 月
山田 朋宏		M2	パリスティック走行電子の 特性観測	平成 18 年 4 月～ 平成 20 年 3 月
齋藤 尚史		M1	ホットエレクトロントランジ スタ	平成 18 年 4 月～ 平成 20 年 3 月
高橋 新之助		M1	超高速トランジスタ	平成 18 年 4 月～ 平成 20 年 3 月
山下 浩明		M1	超高速トランジスタ	平成 18 年 4 月～ 平成 20 年 3 月
後藤 隆志		M2	テラヘルツデバイス作製 プロセス	平成 17 年 4 月～ 平成 18 年 3 月
宮地 正人		M2	テラヘルツデバイス作製 プロセス	平成 17 年 4 月～ 平成 19 年 3 月
花島 君俊		M2	テラヘルツデバイス作製 プロセス	平成 17 年 4 月～ 平成 19 年 3 月
竹内 淳		M2	テラヘルツデバイス作製 プロセス	平成 17 年 4 月～ 平成 20 年 3 月
岸本 直道		M2	テラヘルツデバイス作製 プロセス	平成 19 年 4 月～ 平成 20 年 3 月
辰尾 佳彦		M2	テラヘルツデバイス作製 プロセス	平成 19 年 4 月～ 平成 20 年 3 月

## 5 招聘した研究者等

該当者なし

## 6 成果発表等

(1) 原著論文発表 (国内誌 2 件, 国際誌 34 件)

(14 年度)

M.Asada, "Quantum theory of a semiconductor klystron" Phys. Rev. B, vol.67, No.11, pp.115303 1-8, Mar. 2003.

(15 年度)

- (1) T. Tanaka, K.Tokudome and Y.Miyamoto, "Effects of Low-Oxygen-Content Metalorganic Precursors on AlInAs and High Electron Mobility Transistor Structures with the Thick AlInAs Buffer Layer" Jpn. J. Appl. Phys. Vol. 42 Part 2, No. 8B, L993-L995 : (2003)
- (2) K.Furuya, Y.Ninomiya, N.Machida, and Y.Miyamoto, "Young's Double-Slit Interference Observation of Hot Electrons in Semiconductors", Phys. Rev. Lett., Vol. 91, No. 21, pp. 216803-1 – 216803-4, Nov. 2003.
- (3) K. Yokoyama, K. Matuda, T. Nonaka, Y. Miyamoto, and K. Furuya, "Fabrication of GaInAs/InP Heterojunction Bipolar Transistors with a Single Tungsten Wire as Collector Electrode", Jpn. J. Appl. Phys., Vol. 42, No. 12B, pp. L1501-L1503, Dec. , 2003.
- (4) Y. Miyamoto, R. Yamamoto, H. Maeda, K. Takeuchi, N. Machida, Lars-Erik Wernersson, and K. Furuya, "InP Hot Electron Transistors with a Buried Metal Gate", Jpn. J. Appl. Phys., Vol. 42, No.12, pp. 7221-7226, Dec. , 2003.
- (5) K. Takeuchi, H. Maeda, R. Nakagawa, Y. Miyamoto, and K. Furuya, "InP Hot Electron Transistors with Emitter Mesa Fabricated between Gate Electrodes for Reduction in Emitter-Gate Gate-Leakage Current ", Jpn. J. Appl. Phys. Vol. 43, No. 2A, pp. L183-L186, Jan. , 2004.
- (6) M. Asada and M. Yamada, "Theoretical analysis of interaction between electron beam and electro- magnetic wave for unidirectional optical amplifier", J. Appl. Phys., vol.95, No9 May, 2004.
- (7) M. Asada, "Proposal and Analysis of a Travelling-Wave Amplifier in Terahertz Range Using Two-Dimensional Electron Gas", Jpn. J Appl. Phys., vol.43,No.4A, 2004,pp.1332-1333 Apr.,2004

(16 年度)

- (1) M. Asada: "Proposal and Analysis of Semiconductor Klystron Device for Terahertz Range Using Two-Dimensional Electron Gas", Jpn. J. Appl. Phys., vol.43, no.9A, pp.5967-5972, Sept. 2004.
- (2) H. Sato, H. Sato, T. Iguchi, and M. Asada: "Increase in Drive Current by Pt/W Protection on Short-Channel Schottky Source/Drain Metal-Oxide-Semiconductor Field-Effect Transistors with Metal Gate," Jpn. J. Appl. Phys., vol.43, no.9A, pp. 6038-6039, Sept. 2004.
- (3) N. Machida, H. Kanoh, and K. Furuya, "Numerical Foundation of Hot-Electron Diffraction Experiment Based on Ballistic Electron Emission Microscope" , Jpn. J. Appl. Phys., Vol. 43 Part I, No. 11A, pp. 7390-7394, Nov. 2004.

(17 年度・国際)

- (1) K. Furuya, Y. Ninomiya, N. Machida, and Y. Miyamoto, "Double-Slit Interference Observation of Hot Electrons in Semiconductors -- Analysis of Experimental Data --", Jpn. J. Appl. Phys. Vol. 44 Part 1, no.5A, 2936-2944, 2005.
- (2) N. Orihashi, S. Hattori, S. Suzuki and M. Asada: "Voltage-controlled sub-terahertz

oscillation of resonant tunnelling diode integrated with slot antenna”, Electron. Lett., vol.41, no.15, pp.872-874, July.2005.

- (3) N.Orihashi, S.Hattori, S.Suzuki, and M.Asada: “Experimental and Theoretical Characteristics of Sub-Terahertz and Terahertz Oscillations of Resonant Tunneling Diodes Integrated with Slot Antennas”, Japan. J. Appl. Phys., vol.44, no.11, pp.7809-7815, Nov. 2005
- (4) S.Suzuki, N.Orihashi, and M. Asada: “Mutual Injection Locking between Sub-THz Oscillating Resonant Tunneling Diodes”, Japan. J. Appl. Phys., vol.44, no.48, pp.L1439-L1441, Nov. 2005.
- (5) N. Orihashi, S. Suzuki, and M. Asada: “One THz Harmonic Oscillation of Resonant Tunneling Diode”, Appl. Phys. Lett., vol.87, 233501, Dec.2005..

(17年度・国内)

- (1) M.Asada: 「共鳴トンネル構造における光子支援トンネルヒートラヘルツデバイス」, Oyo Butsuri (応用物理), vol.74, no.5, pp.587-592, May.2005.

(18年度)

- (1) K. Jinen, T. Kikuchi, M. Watanabe and M. Asada, “Room-Temperature Electroluminescence from Single-Period ( $\text{CdF}_2/\text{CaF}_2$ ) Inter-Subband Quantum Cascade Structure on Si Substrate,” *Jpn. J. Appl. Phys.*, vol. 45, no. 4B, pp.3656-3658, Apr. 2006.
- (2) M. Asada, N. Orihashi and S. Suzuki, “Experiment and Theoretical Analysis of Voltage-Controlled Sub-THz Oscillation of Resonant Tunneling Diodes,” *IEICE Trans. Electron.*, vol. E89-C, no. 7, pp.965-971, Jul. 2006.
- (3) Y. Miyamoto, R. Nakagawa, I. Kashima, M. Ishida, N. Machida and K. Furuya, “Current Gain and Voltage Gain in Hot Electron Transistors without Base Layer,” *Trans. IECE of Japan*, vol. E89-C, no. 7, pp.972-978, Jul. 2006.
- (4) N. Machida, S. Satoh and K. Furuya, “Transfer efficiency in ballistic electron emission microscopy taking diffraction of emitted hot electrons into account,” *Surface Science*, vol. 600 pp. 4843–4847, Aug. 2006.
- (5) N. Machida, Y. Miyamoto and K. Furuya, “Charging Time of Double-Layer Emitter in Heterojunction Bipolar Transistor Based on Transmission Formalism,” *Jpn. J. Appl. Phys.*, vol.45, no. 35, pp.L935-L937, Sep. 2006.
- (6) K. Jinen, K. Uchida, S. Kodaira, M. Watanabe, and M. Asada, “Improvement of electroluminescence from  $\text{CdF}_2/\text{CaF}_2$  intersubband transition light-emitting structure by trench patterning and hydrogen annealing of Si substrate,” *IEICE Electron. Express*, vol. 3, no. 23, pp. 493-498, Dec. 2006.
- (7) Y. Miyamoto, M. Ishida, T. Yamamoto, T. Miura and K. Furuya, “InP buried growth of  $\text{SiO}_2$  wires toward reduction of collector capacitance in HBT,” *J. Cryst. Growth*, vol. 298, pp. 867–870, Dec.2006.
- (8) K. Furuya, N. Machida, M. Igarashi, R. Nakagawa, I. Kashima, M. Ishida and Y. Miyamoto, “MC simulation of ultrafast transistor using ballistic electron in intrinsic semiconductor and its fabrication feasibility,” *Journal of Physics: Conference Series*, vol. 38, pp. 208-211, 2006.
- (9) S. Suzuki and M. Asada, “Proposal of Resonant Tunneling Diode Oscillators with Offset-Fed Slot Antennas in THz and Sub-THz Range,” *Jpn. J. Appl. Phys.*, vol.46, pp.119-121, Jan. 2007.

- (10) T. Kanazawa, R. Fujii, T. Wada, Y. Suzuki, M. Watanabe, and M. Asada, "Room temperature negative differential resistance of CdF<sub>2</sub>/CaF<sub>2</sub> double-barrier resonant tunneling diode structures grown on Si(100) substrates," *Appl. Phys. Lett.*, vol. 90, no. 9, pp.092101-3, Feb. 2007.
- (11) A. Suwa, I. Kashima, Y. Miyamoto, and K. Furuya, "Increase of collector current in hot electron transistors controlled by gate bias," *Jpn. J. Appl. Phys.*, vol. 46, no. 9, pp. L202-L204, Feb. 2007.
- (12) T. Kanazawa, R. Fujii, T. Wada, Y. Suzuki, M. Watanabe, and M. Asada, "Room temperature negative differential resistance of CdF<sub>2</sub>/CaF<sub>2</sub> double-barrier resonant tunneling diode structures grown on Si(100) substrates," *Appl. Phys. Lett.*, vol. 90, pp. 092101-1-092101-3, Feb. 2007.

(18年度・国内)

- (1) 浅田雅洋：「テラヘルツ波の発生—電子デバイスからのアプローチ」電子情報通信学会誌, Proc. IEICE Japan, vol.89, no.6, pp.456-460, Jun. 2006.

(19年度・国際)

- (1) M. Asada, N. Orihashi, and S. Suzuki: "Voltage-Controlled Harmonic Oscillation at About 1 THz in Resonant Tunneling Diodes Integrated with Slot Antennas", *Japan. J. Appl. Phys. Vol.46, No.5A*, pp. 2904-2906, May 2007.
- (2) Akira Suwa, Takashi Hasegawa, Takahiro Hino, Hisashi Saito, Masaya Oono, Yasuyuki Miyamoto, Kazuhito Furuya : "InP/InGaAs Hot Electron Transistors with Insulated Gate", *Japan. J. Appl. Phys. Vol.46, No.25*, pp. L617-L619, June 2007.
- (3) T. Kanazawa, A. Morosawa, R. Fuji, T. Wada, M. Watanabe and M. Asada, Suppression of Leakage Current of CdF<sub>2</sub>/CaF<sub>2</sub> Resonant Tunneling Diode Structures Grown on Si(100) Substrates by Nanoarea Local Epitaxy; *Jpn. J. Appl. Phys.*, 46, 6A, 3388-3390 June 2007.
- (4) Mitsuhiro Igarashi, Kazuhito Furuya, and Yasuyuki Miyamoto "Cutoff frequency characteristics of gate-controlled hot-electron transistors by Monte Carlo simulation", *Phys.stat.sol.(c)5*, No.1, 70-73, October 2007
- (5) S. Suzuki and M. Asada, "Coherent Power Combination in Highly Integrated Resonant Tunneling Diode Oscillators with Slot Antennas", *Jpn. J. Appl. Phys. Vol. 46, No. 46*, pp. L1108–L1110 (2007).
- (6) S. Suzuki, N. Kishimoto, M. Asada, N. Sekine, and I. Hosako, "Experiment and theory of the dependence of oscillation characteristics on structure of integrated slot antennas in sub-THz and THz oscillating resonant tunneling diodes", *Jpn. J. Appl. Phys. Vol. 47, No.1*, pp.64-67 (2008).

(2) その他の著作物 (総説, 書籍など)

(15年度)

K. Furuya, 「ホットエレクトロンによるヤングの2重スリット干渉実験」, パリティ, Vol. 19, No. 02, pp. 54-56, Feb. 2004.

(17年度)

浅田雅洋：「ナノ構造のテラヘルツ応答とテラヘルツデバイス」, ナノテクノロジー pp. 219-229, エヌティーエス出版, 2005年.

(18 年度)

浅田雅洋:「新しいデバイス技術」 斗内 政吉監修「テラヘルツ技術」第 2 章 2.6(分担)  
オーム社 2006

(19 年度)

浅田雅洋:「テラヘルツテクノロジーハンドブック」3.5 節 (ガンダイオード、イシパット、タンネット) 3.6 節 (共鳴トンネルダイオード)、廣本宣久 編集、NGT、2007 年。

(3)学会発表(国際学会発表及び主要な国内学会発表)

- ① 招待講演 (国内会議 9 件, 国際会議 17 件)

(15 年度)

- (1) Y.Miyamoto and Y.Tohmori, “Activities of Indium Phosphide in Japan” (Invited) 2003 *GaAs MANTECH International Conference on Compound Semiconductor Manufacturing Technology*, S-11 pp.283-286, Scottsdale, Arizona, (USA), May 2003.

(16 年度・国際)

- (1) M. Asada: “Optoelectronic Devices for Terahertz Amplification and Oscillation”, (Invited), *Lasers and Electro-optics Society (LEOS) Annual Meeting*, Puerto Rico, WY1 (Nov. 2004) pp.671-672.
- (2) Y. Miyamoto: “InP-Heterojunction Bipolar Transistors with Submicron-Emitter”, (Invited) Workshop and IEEE EDS Mini-colloquia on Nanometer CMOS Technology, 7-18, Hsinchu Taiwan, Jan, 2005.
- (3) M. Asada: “Nanostructure Electron Devices for Terahertz Amplification and Oscillation”, (Invited) Workshop and IEEE EDS Mini-colloquia on Nanometer CMOS Technology, 7-19, Hsinchu Taiwan, Jan, 2005.
- (4) M. Asada: “Interaction of Nanostructures with Terahertz Wave and Its Application to Oscillators and Amplifiers”, (Invited) Japan-Germany Colloquium on Semiconductor Physics and Technology, Feb. 2005.

(16 年度・国内)

- (1) 浅田雅洋:「量子効果電子デバイスによるテラヘルツ発振・増幅」, (invited) (電子情報通信学会/微小光学研究会) Tokyo Mar. 2004.

(17 年度・国際)

- (1) Y. Miyamoto: “Current and voltage gains of InP hot electron transistors without base layer”, Workshop and IEEE EDS Mini-colloquia on NAnometer CMOS Technology, 1-3, Tokyo, Oct. 2005.
- (2) M. Asada: “Room Temperature Terahertz Oscillation of Resonant Tunneling Diodes”, Workshop and IEEE EDS Mini-colloquia on NAnometer CMOS Technology, 4-1, Tokyo, Oct. 2005.
- (3) M. Asada, N. Orihashi, and S. Suzuki: “Room-Temperature Terahertz Oscillators Using Resonant Tunneling Diodes”, (Invited), Int. Workshop on Terahertz Technology, 17S-5, Osaka, Nov. 2005.

- (4) M.Asada:“Terahertz Generation from Resonant Tunneling Diodes at Room Temperature”, (Invited), Int. Symposium on Contemporary Photonics Technology, F-2, Tokyo, Jan. 2006.

(17 年度・国内)

- (1) 浅田雅洋:「共鳴トンネルダイオードを用いた THz 発振器」, 応用物理学会テラヘルツ電磁波技術研究会, 箱根, Dec. 2005.
- (2) 浅田雅洋, 折橋直行, 鈴木左文:「共鳴トンネルダイオードを用いた室温テラヘルツ発振器」, (招待講演)電子情報通信学会電子デバイス研究会, no. 5 , pp. 23-28, 仙台, Mar. 2006

(18 年度・国際)

- (1) M. Asada, “Oscillation of Resonant Tunneling Diodes Integrated with Slot Antennas in the Terahertz Range” presented at Progress in Electromagnetics Research Symposium (PIERS), 2A4-1 (Invited), Tokyo Aug.2006
- (2) M. Asada, “Room-Temperature Thz Oscillation of Resonant Tunneling Diodes Integrated with Slot Antennas” presented at Int. Conf. Infrared and Millimeter Waves & THzElectronics (IRMMW-THz2006), MonC5-1, (Invited Keynote), Shanghai, Sept.2006.
- (3) M. Asada, S. Suzuki, M. Miyachi, K. Hanashima, and J. Takeuchi, “Terahertz Oscillator and Amplifier Using Nanostructure Electron Devices (invited),” Int. Topical Workshop on Tera- and Nano- Devices (IWTND06), III-1, Aizu (Japan), Oct. 2006.
- (4) Y. Miyamoto, R. Nakagawa, I. Kashima, A. Suwa, N. Machida, and K. Furuya, “25-nm-wide emitter for InP hot electron transistors without base layer (Invited),” International Topical Workshop “Tera- and Nano-Devices:Physics and Modeling, III-2, Aizu (Japan), Oct. 2006.
- (5) M. Asada, “Terahertz Oscillator and Amplifier Using Nanostructure Electron Devices (invited),” UK-Japan THz Workshop, Tokyo (Japan), Nov. 2006.

(18年度・国内)

- (1) 折橋直行, 服部真之介, 鈴木左文, 浅田雅洋 : Experimental and Theoretical Characteristics of Sub-Terahertz and Terahertz Oscillations of Resonant Tunneling Diodes Integrated with Slot Antennas 「JJAP 論文賞受賞記念講演」 第 67 回秋季応用物理学会学術講演会, 31 p -ZA-3, 滋賀, Aug. 2006.
- (2) 浅田雅洋, 鈴木左文, 宮地正人, 花島君俊, 竹内淳:「量子効果電子デバイスによる THz 波発生」(招待講演), 電子情報通信学会総合大会, 名古屋, CS-11-6, Mar.2007

(19 年度・国際)

- (1) M. Asada: “Room-Temperature Terahertz Oscillators Using Resonant Tunneling Diodes” (Invited), Annual Device Research Conference (DRC2007), IV.A-5, Notre Dame/IN, USA, June 2007.
- (2) M. Asada: “Sub-THz Amplifiers Using Velocity Modulated 2D Electrons in Heterostructures”(Invited), Int.Conf.on Nonequilibrium Carrier Dynamics in Semiconductors (HCIS15), ThB-1, Tokyo, July 2007.
- (3) M. Asada: “Terahertz oscillation of resonant tunneling diodes at room temperature” (Invited), Korea-Japan Joint Workshop on THz Technology, Seoul, Aug. 2007.

(19 年度・国内)

- (1) 浅田雅洋、「共鳴トンネルダイオードを用いた室温テラヘルツ発振器」、(Invited)、テラヘルツテクノロジーフォーラム第6回研究会、厚木、2007年10月。
- (2) 浅田雅洋、「共鳴トンネルダイオード室温テラヘルツ発振器」、(Invited)、応用物理学会量子エレクトロニクス研究会、軽井沢、2008年1月。
- (3) 浅田雅洋、「電子デバイスによるテラヘルツ光源」、(Invited)、電子情報通信学会 東京支部主催シンポジウム、東京、2008年1月
- (4) 宮本恭幸、古屋一仁、InP 系バリスティックトランジスタ (招待講演)、電子情報通信学会 電子デバイス研究会 (ED) シリコン材料・デバイス研究会 (SDM) 北海道、2008年1月

② 口頭発表 (国内会議 92 件, 国際会議 26 件)

(14 年度・国際)

- (1) K. Takeuchi, R. Yamamoto, H. Maeda, Y. Miyamoto and K. Furuya, "Freestanding Tungsten Wires for BM-HET", 2002 International Microprocesses and Nanotechnology Conference, 6B-3-4, Tokyo, Japan, Nov., 2002.
- (2) K. Yokoyama, Y. Miyamoto, T. Morita, T. Arai, K. Matsuda and K. Furuya, "Wet Etching for Self-Aligned 0.1-mm-wide Emitter in InP/InGaAs HBT", Topical Workshop on Heterostructure Microelectronics (TWHM'03), W-11, Okinawa, Japan, Jan., 2003.

(14 年度・国内)

- (1) 渡辺正裕, 松田克己, 藤岡裕智, 金澤徹, 浅田雅洋: 「ローカルエピタキシー法により形成されたシリコン基板上 CdF<sub>2</sub>/CaF<sub>2</sub> 共鳴トンネルダイオードの微分負性抵抗特性の構造依存性」, 電子情報通信学会(電子デバイス研究会)信学技法, ED2002-287, SDM2002-250, pp. 33-38, Feb. 2003
- (2) 町田信也, 古屋一仁, 宮本恭幸, 前田寛: 「超ヘテロナノ構造によるバリスティック伝導の数値シミュレーション」, 第50回応用物理学関係連合講演会, 29a-ZE-10, 第三分冊 -p. 1471, Kanagawa, Mar. 2003.
- (3) 佐藤宏, 佐藤弘幸, 井口毅, 浅田雅洋 : 「ErSi<sub>2</sub> を用いた n 型ショットキーソース／ドレイン MOSFET の W による保護効果」, 第50回応用物理学関係連合講演会, 28p-ZV-14, 第三分冊 -p. 965, Kanagawa, Mar. 2003
- (4) 折橋直行, 浅田雅洋: 「共鳴トンネルダイオードとスロットアンテナノ集積によるテラヘルツ波発振素子の解析」, 第50回応用物理学関係連合講演会, 29a-ZE-5, 第三分冊 -p. 1469, Kanagawa, Mar. 2003
- (5) 横山啓吾, 松田耕治, 森田竜夫, 新井俊希, 宮本恭幸, 古屋一仁: 「InP/InGaAs 系 HBT 0.1-um 幅エミッタの為のウェットエッチングの改善」, 第50回応用物理学関係連合講演会, 30a-ZF-1, 第三分冊 -p. 1500, Kanagawa, Mar. 2003
- (6) 松田克己, 金澤徹, 渡辺正裕, 浅田雅洋: 「CdF<sub>2</sub>/CaF<sub>2</sub> 共鳴トンネルダイオードの電荷蓄積による特性変化」, 第50回応用物理学関係連合講演会, 29a-ZE-5, 第三分冊 -p. 1469, Kanagawa, Mar. 2003
- (7) 金澤徹, 松田克己, 渡辺正裕, 浅田雅洋: 「ダブルステップ化 Si(100) 2° off 基板上 CdF<sub>2</sub>/CaF<sub>2</sub> 共鳴トンネルダイオードの作製と評価」, 第50回応用物理学関係連合講演会, 29a-ZE-3, 第三分冊 -p. 1469, Kanagawa, Mar. 2003.
- (8) 自念圭輔, 渡辺正裕, 浅田雅洋: 「SOI 基板上弗化物系超ヘテロ構造を用いたサブバンド間遷移レーザの解析」, 第50回応用物理学関係連合講演会, 28p-ZE-4, 第三分冊 -p. 1462, Kanagawa, Mar. 2003.

- (9) 田中剛, 徳留功一, 宮本恭幸:「低酸素 MOCVD 材料を用いた AlInAs, InP と AlInAs/InP HEMT 構造の成長」, 第 50 回応用物理学関係連合講演会, 28p-YA-3, 第一分冊 -p. 359, Kanagawa, Mar. 2003.
- (10) 町田信也, 古屋一仁, 宮本恭幸, 前田 寛:「超ヘテロナノ構造によるパリスティック伝導の数値シミュレーション」, 第 50 回応用物理学関係連合講演会, 29a-ZE-10, 第三分冊 -p. 1471, Kanagawa, Mar. 2003.

(15 年度・国際)

- (1) T.Tanaka, K.Tokudome and Y.Miyamoto, "Growth of AlInAs using low-oxygen-content metalorganic precursors and application to HEMT structures" 2003 International Conference on Indium Phosphide and Related Materials (IPRM2003)., ThB2.4, pp.393-396, Santa Barbara (USA), May 2003.
- (2) K.Furuya, Y.Miyamoto and Y.Ninomiya, "Young's Double-Slit Interference Experiment of Hot Electron in Semiconductors", The 13<sup>th</sup> International Conference on Nonequilibrium Carrier Dynamics in Semiconductors(HCIS 13), Th 11-17, Modena(Italy), July 2003.
- (3) K.Takeuchi, H.Maeda, R.Nakagawa, Y.Miyamoto and K. Furuya "InP hot electron transistors using modulation of gate electrodes sandwiching emitter mesa" 2003 International Conference on Solid State Devices and Materials(SSDM 2003), E-7-3 pp.834-835, Tokyo, Sep., 2003
- (4) K. Furuya, Y. Ninomiya, and Y. Miyamoto, "Young's Double-Slit Interference Experiment of Hot Electron in Semiconductors", Sixth International Conference on New Phenomena in Mesoscopic Systems & Fourth International Conference on Surfaces and Interfaces of Mesoscopic Devices, 1.6, Maui, USA, Dec., 2003.
- (5) N. Orihashi, S. Hattori, and M. Asada, "Millimeter and Submillimeter Oscillators Using Resonant Tunneling Diode with Stacked-Layer Slot Antenna", Int. Conf. Indium Phosphide and Related Materials, FA1-5, Kagoshima, Jun., 2004.

(15 年度・国内)

- (1) 横山啓吾, 松田耕治, 野中俊宏, 竹内克彦, 宮本恭幸, 古屋一仁:「0.1 ミクロン幅エミッタを有する InP/GaInAs 系 Buried Metal-HBT の作製」, 電子情報通信学会 電子デバイス研究会 ED2003-62 Kanazawa June 2003.
- (2) 宮本恭幸, 二宮泰徳, 町田信也, 古屋一仁:「半導体中のホットエレクトロンによるダブルスリット干渉観測」, 第 64 回応用物理学会学術講演会, 30p-ZF-4, Fukuoka Aug. 2003.
- (3) 町田信也, 鳥海陽平, 古屋一仁:「ホットエレクトロンダブルスリット透過のモード展開法による解析」, 第 64 回応用物理学会学術講演会, 30p-ZF-5, Fukuoka Aug. 2003.
- (4) 町田信也, 永塚浩之, 古屋一仁:「井戸幅揺らぎによるダブルバリア共鳴スペクトルの不均一広がり」, 第 64 回応用物理学会学術講演会, 30p-ZF-6, Fukuoka Aug. 2003.
- (5) 犬野裕之, 町田信也, 古屋一仁:「位相シフタによる電子波回折観測のための横コヒーレンス条件」, 第 64 回応用物理学会学術講演会, 30p-ZF-7, Fukuoka Aug. 2003.
- (6) 竹内克彦, 前田寛, 中川亮, 宮本恭幸, 古屋一仁:「ゲート電極間にエミッタメサを作製した InP 系ホットエレクトロントランジスタ」, 第 64 回応用物理学会学術講演会, 30p-ZF-9, Fukuoka Aug. 2003.
- (7) 町田信也, 犬野裕之, 古屋一仁:「弾道電子放出顕微鏡によるホットエレクトロン回折実験の数値解析—量子相反性成立の起源—」, 電子情報通信学会電子デバイス

研究会 ED2003-222, Sapporo, Jan. 2004.

- (8) 中川 亮, 竹内克彦, 山田洋平, 宮本恭幸, 古屋一仁:「エミッタ形状を変えてゲートによる制御性を高めた InP 系ホットエレクトロントランジスタ」第 51 回応用物理学関係連合講演会, 30a-S-4, 東京, Mar. 2004.
- (9) 狩野裕之, 町田信也, 古屋一仁:「BEEM を用いたホットエレクトロン回折実験における量子相反性成立の起源」第 51 回応用物理学関係連合講演会 30p-ZE-17, 東京, Mar. 2004.
- (10) 古屋一仁, 佐藤俊介, 町田信也:「放射ホットエレクトロンの回折を考慮した BEEM 輸送効率解析」第 51 回応用物理学関係連合講演会 31a-ZB-6, 東京, Mar. 2004.
- (11) 折橋直行, 服部真之介, Z. Y. Zhang, 浅田雅洋:「共鳴トンネルダイオードと積層型スロットアンテナによるミリ波・サブミリ波発振素子」第 51 回応用物理学関係連合講演会 29p-ZE-15, 東京, Mar. 2004.
- (12) 服部真之介, 折橋直行, Z. Y. Zhang, 浅田雅洋:「共鳴トンネルダイオードとスロットアンテナを用いた THz 波発振素子の発振周波数の解析」, 第 51 回応用物理学関係連合講演会 29p-ZE-16, 東京, Mar. 2004.
- (13) 堀 利浩, 尾園哲郎, 折橋直行, 浅田雅洋:「三重障壁共鳴トンネルダイオードによるミリ波帯周波数ミキシング特性」, 第 51 回応用物理学関係連合講演会 30a-ZE-10, 東京, Mar. 2004.

(16 年度・国際)

- (1) N. Orihashi, S. Hattori, and M. Asada: "Millimeter and Submillimeter Oscillator Using Resonant Tunneling Diode and Slot Antenna with a novel RF short structure", *Int. Conf. Infrared and Millimeter Waves (IRMMW2004)*, Karlsruhe (Germany), M5.3 (Sept. 2004) pp.121-122.

(16 年度・国内)

- (1) 佐藤俊介, 狩野裕之, 町田信也, 古屋一仁 :「走査探針による非熱平衡電子回折実験における信号電流の見積もり」, 第65回秋季応用物理学会学術講演会 2a-ZK-5, 仙台, Sept. 2004.
- (2) 浅田雅洋, 折橋直行, 服部真之介, 今井裕之:「共鳴トンネルダイオードを用いたサブミリ波発振器」, 第65回秋季応用物理学会学術講演会, 1p-G-2, 仙台, Sept. 2004.
- (3) 中川 亮, 山田洋平, 竹内克彦, 藤崎健雄, 宮本恭幸, 古屋一仁:「InP 系ホットエレクトロントランジスタにおける 25nm 微細幅エミッタの作製」, 第65回秋季応用物理学会学術講演会, 3a-ZS-5, 仙台, Sept. 2004.
- (4) 折橋直行, 服部真之介, 浅田雅洋:「共鳴トンネルダイオードと MIM キャパシタ集積型スロットアンテナによるサブミリ波発振素子」, 第65回秋季応用物理学会学術講演会, 4a-ZK-4, 仙台, Sept. 2004.
- (5) 今井裕之, 鎌田裕之, 後藤隆志, 浅田雅洋:「2 次元電子ガスを用いた速度変調型テラヘルツ增幅素子の提案と作製」, 第65回秋季応用物理学会学術講演会, 4a-ZK-5, 仙台, Sept. 2004.
- (6) 折橋直行, 服部真之介, 鈴木左文, 浅田雅洋:「共鳴トンネルダイオードとスロットアンテナを用いたミリ波・サブミリ波発振素子の発振特性とバイアスによる周波数可変性」, IEICE Tech. Rep. of Meeting on Electron Devices, (7) ED2004-246, pp.29-34, 仙台, Mar. 2005

- (7) 宮本恭幸, 渡辺康弘 : 「ディープサブミクロンInP系HBT」, Technical Meeting on Electron Devices, The Institute of Electrical Engineers of Japan, EDD-05-39, 水上, Mar. 2005.
- (8) 佐藤俊介, 町田信也, 古屋一仁 : 「FDTD法による三次元電子波回折シミュレーション」, 第52回応用物理学関係連合講演会, 31p-ZD-8, 埼玉, Mar. 2005.
- (9) 町田信也, 佐藤俊介, 古屋一仁 : 「相反定理による電子波回折シミュレーションの高速化」, 第52回応用物理学関係連合講演会, 31p-ZD-9, 埼玉, Mar. 2005.
- (10) 折橋直行, 服部真之介, 鈴木左文, 浅田雅洋 : 「共鳴トンネルダイオードとスロットアンテナを用いたミリ波・サブミリ波発振素子の電圧による周波数制御」, 第52回応用物理学関係連合講演会, 29a-V-15, 埼玉, Mar. 2005.
- (11) 今井裕之, 後藤隆志, 浅田雅洋 : 「2次元電子ガスを用いた速度変調型テラヘルツ增幅素子の增幅特性解析」, 第52回応用物理学関係連合講演会, 29a-V-16, 埼玉, Mar. 2005.
- (12) 渡辺康弘, WeiBin Qiu, 宮本恭幸, 古屋一仁 : 「微細HBTのコレクタ中における横方向電流広がりの解析」, 第52回応用物理学関係連合講演会, 31p-S-1, 埼玉, Mar. 2005.
- (13) 五十嵐満彦, 中川 亮, 鹿島一生, 町田信也, 宮本恭幸, 古屋一仁 : 「25nm幅エミッタInP系バリスティックトランジスタのエミッタ電流制御特性解析」, 第52回応用物理学関係連合講演会, 31p-S-7, 埼玉, Mar. 2005.
- (14) 宮本恭幸, 石田昌司, 野中俊宏, 山本 徹, 古屋一仁 : 「InP系HBTコレクタ容量低減の為の金属細線埋込成長における流速増大による表面平坦化」, 第52回応用物理学関係連合講演会, 1a-ZM-10, 埼玉, Apr. 2005.

(17 年度・国際)

- (1) Y. Miyamoto, M.Ishida, T. Nonaka, T.Yamamoto, and K.Furuya, "Tungsten Buried Growth by Using Thin Flow-Liner for Small Collector Capacitance in InP HBT", International Conference on Indium Phosphide and Related Materials, TuA-1-4, Glasgow, May 2005.
- (2) M.Asada, N.Orihashi, S.Hattori, and S.Suzuki: "Experimental and Theoretical Characteristics of Sub-THz and THz Oscillation of Resonant Tunneling Diode Integrated with Slot Antenna", Int. Conf. Indium Phosphide and Related Materials, MoA-1-3, Glasgow/UK, May 2005.
- (3) N. Orihashi, S. Hattori, S. Suzuki, and M. Asada: "Voltage Controlled sub-THz Oscillation of Resonant Tunneling Diode Integrated with Slot Antenna", Topical Workshop on Heterostructure Microelectronics, TuC-1, Awaji, Aug. 2005.
- (4) Y. Miyamoto, R. Nakagawa, I. Kashima1, K. Takeuchi, Y. Yamada, T. Fujisaki, M. Ishida, and K. Furuya, "25 nm Wide Emitter and Precise Alignment between Gate and Emitter in InP Hot Electron Transistors", 6th Topical Workshop on Heterostructure Microelectronics, TuC-3, Tokushima, Japan, Aug.2005.
- (5) Y. Miyamoto, R. Nakagawa, I. Kashima, M. Ishida and K. Furuya, "Low leakage gate current of InP transistors with hot electron extracted by attractive potential around i-InP/metal gate", 2005 International Conference on Solid State Devices and Materials (SSDM 2005), I-2-6, Hyogo, Japan, Sept.2005.
- (6) T. Kanazawa, A. Morosawa, M. Watanabe, and M. Asada, "High Peak-to-Valley Current Ratio of CdF<sub>2</sub>/CaF<sub>2</sub> Resonant Tunneling Diode grown on Si(100) substrates by Nanoarea Local Epitaxy", Int. Conf. Solid State Devices and Materials, G-1-7, Kobe, Sept. 2005.
- (7) K.Jinen, T.Kikuchi, M.Watanabe, and M.Asada, "Room Temperature Electroluminescence of CdF<sub>2</sub>/CaF<sub>2</sub> Inter-subband Transition Laser Structures grown on Si

Substrate”, Int. Conf. Solid State Devices and Materials, G-4-3, Kobe, Sept. 2005.

- (8) M. Asada: “Room Temperature Terahertz Oscillation of Resonant Tunneling Diodes”, Workshop and IEEE EDS Mini-colloquia on NAnometer CMOS Technology, 4-1, Tokyo, Oct. 2005.

(17 年度・国内)

- (1) 折橋直行, 鈴木左文, 浅田雅洋:「共鳴トンネルダイオードの THz 高調波発振」, 電子情報通信学会 第 2 種研究会, テラヘルツ応用システム, THz05-25, 沖縄, July 2005.
- (2) 鹿嶋一生, 中川 亮, 宮本恭幸, 古屋一仁:「InP 系ホットエレクトロントランジスタにおけるエミッタ接地の飽和特性とゲートリーク電流の低減」, 第 66 回秋季応用物理学会学術講演会, 7a-W-11, 徳島, Sept. 2005.
- (3) 佐藤俊介, 町田信也, 古屋一仁:「電子波回折実験における波長広がりを考慮したバリスティック電流の数値解析」, 第 66 回秋季応用物理学会学術講演会, 11a-W-11, 徳島, Sept. 2005.
- (4) 金澤 徹, 諸澤篤志, 藤井 誠, 和田宇史, 渡辺正裕, 浅田雅洋:「Si(100) 基板上 CaF<sub>2</sub>/CdF<sub>2</sub>/CaF<sub>2</sub> 量子井戸構造の成長温度依存性」, 第 66 回秋季応用物理学会講演会, 9a-W-5, 徳島, Sept. 2005.
- (5) 自念圭輔, 菊池 耕, 渡辺正裕, 浅田雅洋:「Si 基板上(CdF<sub>2</sub>/CaF<sub>2</sub>) 量子ヘテロ構造の EL 発光特性」, 第 66 回秋季応用物理学会講演会, 9a-W-6, 徳島, Sept. 2005.
- (6) 諸澤篤史, 金澤 徹, 藤井 誠, 和田宇史, 渡辺正裕, 浅田雅洋:「ナノ領域成長による Si(100) 基板上 CdF<sub>2</sub>/CaF<sub>2</sub> 共鳴トンネルダイオードの微分負性抵抗特性」, 第 66 回秋季応用物理学会講演会, 9a-W-7, 徳島, Sept. 2005.
- (7) 菊池 耕, 自念圭輔, 内田 薫, 小平新志, 渡辺正裕, 浅田雅洋:「プラズモン導波路を用いた弗化物系サブバンド間遷移レーザの理論解析」, 第 66 回秋季応用物理学会講演会, 9a-W-8, 徳島, Sept. 2005.
- (8) 浅田雅洋, 今井裕之, 後藤隆志:「2 次元電子ガスの速度変調を用いた 3 端子増幅素子の解析」, 応用物理学会テラヘルツ電磁波技術研究会, 箱根 Dec. 2005.
- (9) 自念圭輔, 菊池 耕, 内田 薫, 小平新志, 渡辺正裕, 浅田雅洋:「Si 基板上(CdF<sub>2</sub>/CaF<sub>2</sub>) サブバンド間遷移レーザ構造からの近赤外 EL 発光」, 応用物理学会テラヘルツ電磁波技術研究会, 箱根 Dec. 2005.
- (10) 鹿嶋一生, 諏訪輝, 宮本恭幸, 古屋一仁:「ゲートにより制御するホットエレクトロントランジスタにおける電流量の増大」, 電子情報通信学会電子デバイス研究会, vol. 105, no. 520, ED2005-196, pp. 23-28, Jan. 2006.
- (11) 町田信也, 五十嵐満彦, 山田朋宏, 宮本恭幸, 古屋一仁:「ゲートにより制御するホットエレクトロントランジスタの高周波特性予測」電子情報通信学会電子デバイス研究会, vol. 105, no. 520, ED2005-197, pp. 29-32, Jan. 2006.
- (12) 自念圭輔, 菊池 耕, 内田 薫, 小平新志, 渡辺正裕, 浅田雅洋:「Si 基板上(CdF<sub>2</sub>/CaF<sub>2</sub>) サブバンド間遷移レーザ構造の EL 発光特性」, 電子情報通信学会電子デバイス研究会, no. 9, 札幌 Feb. 2006.
- (13) 金澤 徹, 諸澤篤史, 藤井 誠, 和田宇史, 渡辺正裕, 浅田雅洋:「ナノ領域成長を用いた Si(100) 基板上弗化物系共鳴トンネルダイオード」, 電子情報通信学会電子デバイス研究会, no. 10, 札幌 Feb. 2006.
- (14) 折橋直行, 宮地正人, 鈴木左文, 花島君俊, 浅田雅洋:「スタブ型 MIM リフレクター集積スロットアンテナと共に共鳴トンネルダイオードを用いた THz 帯発振素子」, 第 53 回春季応用物理学会学術講演会, 23p-M-1, 東京, Mar. 2006.

- (15) 鈴木左文, 折橋直行, 浅田雅洋:「共鳴トンネルダイオードを用いた THz 発振素子における強いカップリングアレイの提案」, 第 53 回春季応用物理学会学術講演会, 23p-M-2, 東京, Mar. 2006.

(18 年度・国際)

- (1) Y. Miyamoto, M. Ishida, T. Yamamoto, T. Miura and K. Furuya, "InP Buried growth of SiO<sub>2</sub> wires toward reduction of collector," *13th International Conference on Metalorganic Vapor Phase Epitaxy (ICMOVPE-XIII)*, We-A3-1 Miyazaki (Japan), May 2006.
- (2) Y. Miyamoto, I. Kashima, A. Suwa, and K. Furuya, "Increase in current density at 25-nm-wide emitter for InP hot-electron transistors without base layer," *64th Annual Device Research Conference (DRC2007)*, V.A-7, University Park (USA), Jun., 2006.
- (3) T. Kai, Y. Fukuyama, Y. Miyamoto, K. Furuya, K. Kurishima and S. Yamahata, "Electron Beam Lithography for Non Self-Aligned HBTs with Extremely Narrow Emitter Mesa," *2006 International Microprocesses and Nanotechnology Conference*, Kamakura ,Japan, Oct. 2006.
- (4) T. Kanazawa, R. Fujii, T. Wada, Y. Suzuki, M. Watanabe and M. Asada, "Control of NDR characteristics of CdF<sub>2</sub>/CaF<sub>2</sub> RTDs using nano-area local growth on Si(100) substrates," *2006 International Microprocesses and Nanotechnology Conference (MNC 2006)*, 27B-11-7, Kamakura, Japan, Oct. 2006.

(18 年度・国内)

- (1) 宮本恭幸, 石田昌司, 山本 徹, 三浦 司, 古屋一仁:「MOVPE による InP 中の SiO<sub>2</sub> 細線埋め込み成長とその HBT コレクタ容量低減への応用」ED 研, 金沢, June 2006
- (2) 町田信也, 古屋一仁:「半導体中ホットエレクトロンのコヒーレント波動について—一相反定理とシミュレーション, 実証そして応用ー」, 輻射科学研究会, RS06-06, 大阪, July 2006
- (3) 西村 想, 町田信也, 古屋一仁:「有効質量差と非放物線特性を考慮した電子波回折実験のシミュレーション」, 第 67 回秋季応用物理学会学術講演会, 30p-RE-1, 滋賀, Aug. 2006.
- (4) 五十嵐満彦, 山田朋宏, 町田信也, 宮本恭幸, 古屋一仁:「ゲート制御ホットエレクトロントランジスタの実験構造を考慮したモンテカルロ解析」, 第 67 回秋季応用物理学会学術講演会, 31p-ZB-4, 滋賀, Aug. 2006.
- (5) 甲斐敬紹, 福山義人, 宮本恭幸, 古屋一仁:「狭メサ HBT の為のノンセルフアインメント電子ビーム露光」, 第 67 回秋季応用物理学会学術講演会, 31p-ZB-2, 滋賀, Aug. 2006.
- (6) 諏訪 輝, 長谷川貴史, 日野高宏, 宮本恭幸, 古屋一仁:「新ホットエレクトロントランジスタの室温動作にむけた新構造の提案」第 67 回秋季応用物理学会学術講演会, 31p-ZB-3, 滋賀, Aug. 2006.
- (7) 鈴木左文, 花島君俊, 浅田雅洋:「オフセット給電スロットアンテナによる共鳴トンネルダイオードを用いた THz 発振素子の性能向上」, 第 67 回秋季応用物理学会学術講演会, 31p-ZA-4 滋賀, Aug. 2006.
- (8) 宮地正人, 辰尾佳彦, 鈴木 哲 (仙台電波工専), 浅田雅洋:「THz 検出用 InP ショットキーバリアダイオードのための Pd および Ni-InP の作製と特性」, 第 67 回秋季応用物理学会学術講演会, 31p-ZA-4, 滋賀, Aug. 2006.
- (9) 金澤 徹, 藤井 謙, 和田宇史, 鈴木雄介, 渡辺正裕, 浅田雅洋:「Si(100) 基板上 CdF<sub>2</sub>/CaF<sub>2</sub> ナノ領域成長共鳴トンネルダイオードの I-V 特性制御」, 第 67 回秋

- 季応用物理学会学術講演会 30p-RE-14, 滋賀, Aug. 2006.
- (10) 小平新志, 自念圭輔, 内田 薫, 稲井正也, 佐野 洋, 渡辺正裕, 浅田雅洋: 「Si 基板上フッ化物系サブバンド間遷移レーザに向けた基板表面制御」, 第 67 回秋季応用物理学会学術講演会, 30p-RE-15, 滋賀, Aug. 2006.
- (11) 内田 薫, 自念圭輔, 小平新志, 佐野 洋, 渡辺正裕, 浅田雅洋: 「弗化物系サブバンド間遷移レーザのための SOI 構造プラズモン導波路の作製」, 第 67 回秋季応用物理学会学術講演会, 30p-RE-16, 滋賀, Aug. 2006.
- (12) 自念圭輔, 内田 薫, 小平新志, 稲井正也, 佐野 洋, 渡辺正裕, 浅田雅洋: 「(CdF<sub>2</sub>/CaF<sub>2</sub>) 量子構造におけるサブバンド間遷移時間の理論解析」, 第 67 回秋季応用物理学会学術講演会, 30p-RE-17, 滋賀, Aug. 2006.
- (13) 竹内 淳, 岩橋洋平, 浅田雅洋: 「二次元電子ガスを用いた半導体クライストロン素子の作製とミリ波帯における特性評価」, 第 67 回秋季応用物理学会学術講演会, 31a-ZB-10, 滋賀, Aug. 2006.
- (14) 古屋克己(産総研), 菅谷武芳(産総研), 小森和弘(産総研), 浅田雅洋: 「負性抵抗デュアルチャネルトランジスタを用いたテラヘルツ発振器の解析」, 電子情報通信学会ソサイエティ大会, C-10-8, 金沢, Sep. 2006
- (15) 謙訪 輝, 長谷川貴史, 日野高宏, 宮本恭幸, 古屋一仁: 「絶縁ゲートにより制御するホットエレクトロントランジスタの作製」, IEICE Technical Report, vol. 106, no.403, ED2006-186, pp. 13-17, 東京, Dec. 2006.
- (16) 竹内 淳, 岩橋洋平, 浅田雅洋: 「二次元電子ガスを用いた半導体クライストロン素子の作製とミリ波帯における特性評価」, IEICE Tech. Rep. of Meeting on Electron Devices, vol. 106, no. 403, ED2006-196, pp. 71-76, 東京, Dec. 2006.
- (17) 自念圭輔, 内田 薫, 小平新志, 渡辺正裕, 浅田雅洋: 「Si 基板上弗化物系サブバンド間遷移レーザの理論解析」, IEICE Tech. Rep. of Meeting on Electron Devices, vol.106, no. 520, pp.23-28, 札幌, Feb., 2007.
- (18) 斎藤尚史, 謙訪 輝, 長谷川貴史, 日野高宏, 大野真也, 五十嵐満彦, 宮本 恭幸, 古屋 一仁: 「絶縁ゲートにより制御するホットエレクトロントランジスタの走行層幅微細化」, Technical Meeting on Electron Devices, IEE, 東京, EDD-07-42, Mar. 2007.
- (19) 山下浩明, 三浦 司, 高橋新之助, 宮本恭幸, 古屋一仁: 「SiO<sub>2</sub>細線埋め込みHBTにおけるコレクタ容量削減のための200nm厚細線」, 春季第54回応用物理学関係連合講演会, 27a-SM-8, 相模原, Mar. 2007.
- (20) 日野高宏, 謙訪 載, 斎藤尚史, 宮本恭幸, 古屋一仁: 「絶縁ゲートホットエレクトロントランジスタのエミッタ微細化」, 春季第54回応用物理学関係連合講演会, 27p-X-4, 相模原, Mar. 2007.
- (21) 高橋新之助, 三浦 司, 山下浩明, 宮本恭幸, 古屋一仁: 「コレクタ層内にSiO<sub>2</sub>細線を埋め込んだHBTのDC特性」, 春季第54回応用物理学関係連合講演会, 27p-X-5, 相模原, Mar. 2007.
- (22) 花島君俊, 鈴木左文, 岸本直道, 浅田雅洋: 「オフセット給電スロットアンテナによる共鳴トンネルダイオードTHz 発振素子の性能向上」, 春季第54回応用物理学関係連合講演会, 28p-J-2, 相模原, Mar. 2007.
- (23) 岸本直道, 鈴木左文, 花島君俊, 浅田雅洋: 「厚いスペーサ層による共鳴トンネルダイオードTHz 発振素子の周波数上昇」, 春季第54回応用物理学関係連合講演会, 28p-J-3, 相模原, Mar. 2007.
- (24) 宮地正人, 鈴木左文, 辰尾佳彦, 鈴木 哲(仙台電波高専), 浅田雅洋: 「広帯域アンテナ集積InP ショットキーバリアダイオードの作製とRTD サブTHz 発振出力の受信」, 春季第54回応用物理学関係連合講演会, 28p-J-4, 相模原, Mar. 2007.

- (25) 佐野 洋, 自念圭輔, 内田 薫, 小平新志, 兼井正也, 渡辺正裕, 浅田雅洋: 「Si(111)基板上CdF<sub>2</sub>/CaF<sub>2</sub>量子ヘテロ構造からの中赤外(~4 μm)EL発光」, 春季第54回応用物理学関係連合講演会, 29p-T-19, 相模原, Mar. 2007.

(19年度・国際)

- (1) K. Furuya (産総研), T. Sugaya (産総研), K. Komori (産総研), and M. Asada, "An analysis of antenna integrated THz oscillator using a negative differential resistance transistor", Int. Symp. Antennas and Propagation (ISAP2007), IC5-4, Niigata/Japan, Aug.21, 2007.
- (2) S.Suzuki, K.Hanashima, N.Kishimoto, and M.Asada: "Sub-THz Resonant Tunneling Diode OscillatorsWith Offset-Fed Slot Antenna", Int. Conf. Indium Phosphide and Related Compounds (IPRM07), 2Fr-A1-3, Matsue/Japan, May 2007.
- (3) H.Yamashita, T.Miura, S.Takahashi, Y.Miyamoto and K.Furuya "Fabrication of 200-nm-thick SiO<sub>2</sub> wires buried in InP for reduction in collector capacitance in InP/InGaAs DHBT" Topical Workshop on Heterostructure Materials (TWHM2007), FrC-3, Kisarazu/Japan, Aug. 2007.
- (4) N.Kishimoto, S.Suzuki and M.Asada: "Frequency Increase of Resonant Tunneling Diode Oscillators in Sub-THz and THz Range Using a Thick Spacer Layer", Topical Workshop on Heterostructure Materials (TWHM2007), WeC-6, Kisarazu/Japan, Aug. 2007.
- (5) J.Takeuchi , Y.Iwahashi , and M. Asada: "Fabrication and Millimeter-wave Characterization of Semiconductor Klystron Device Using Two-Dimensional Electron Gas", Topical Workshop on Heterostructure Materials (TWHM2007), ThB-3, Kisarazu/Japan, Aug. 2007.
- (6) S.Suzuki and M. Asada: "Coherent power combination in highly integrated resonant tunneling diode oscillators with slot antennas", Int. Conf. on Infrared and Millimeter Waves & THz Electronics (IRMMW-THz2007), MonB4-4, Cardiff/UK, Sept. 2007.

(19年度・国内)

- (1) 高橋新之助, 三浦 司, 山下浩明, 宮本恭幸, 古屋一仁: 「コレクタ層内に SiO<sub>2</sub>細線を埋め込んだ HBT の DC 特性」, 電子デバイス研究会(ED), 富山, 2007 年 6 月
- (2) S. Suzuki, N. Kishimoto, M. Asada, N. Sekine, and I. Hosako: "Room-Temperature Resonant Tunneling Diode Oscillators at About 600GHz Using Offset-Fed Planar Slot Antennas", JSAP-IEICE 合同 THz 研究会, 沖縄 2007 年 7 月.
- (3) 西村 想, 荒井剛, 宮本恭幸, 古屋一仁: 「弾道電子放出顕微鏡を利用した電子波回折観測の可能性」, 第 68 回応用物理学学会学術講演会, 5a-N-6, 札幌, Sept. 2007.
- (4) 日野高宏, 斎藤尚史, 宮本恭幸, 古屋一仁: 「ホットエレクトロントランジスタにおけるゲート絶縁性の確認」, 第 68 回応用物理学学会学術講演会, 4p-K-3, 札幌, Sept. 2007.
- (5) 山田朋宏, 古屋一仁, 宮本恭幸: 「先端ノンドープ構造ホットエレクトロンエミッタ充電時間解析」, 第 68 回応用物理学学会学術講演会, 4p-K-4, 札幌, Sept. 2007.
- (6) 岸本直道, 鈴木左文, 浅田雅洋, 関根徳彦, 審迫 厳: 「面積縮小とオフセット給電スロットアンテナによる共鳴トンネルダイオード THz 発振素子の周波数上昇」, 第 68 回応用物理学学会学術講演会, 7p-ZB-9, 札幌, Sept. 2007.
- (7) 鈴木左文, 浅田雅洋: "スロットアンテナを用いた RTD 発振素子の高集積アレイにおけるコヒーレントな出力合成", 第 68 回応用物理学学会学術講演会, 7p-ZB-10, 札幌, Sept. 2007.
- (8) 藤久雄己, 兼井正也, 梶浦俊祐, 佐々木雄祐, 渡辺正裕, 浅田雅洋: 「Si 基板上 CdF<sub>2</sub>/CaF<sub>2</sub> サブバンド間遷移レーザに向けたナノエリア微小孔によるリーク電流

低減」第 68 回応用物理学会学術講演会, 5a-N-5, 札幌, Sept. 2007.

- (9) 宮本恭幸、五十嵐満彦、山田朋宏、上澤岳史、古屋一仁：「モンテカルロ計算によるゲート制御ホットエレクトロントランジスタの遮断周波数解析」、電子デバイス研究会、EDD-08-39、水上、2008 年 3 月
- (10) 斎藤尚史、孟伶我、宮本恭幸、古屋一仁：「絶縁ゲート制御型ホットエレクトロントランジスタの電圧利得向上」，第 55 回応用物理学関係連合講演会，船橋、2008 年 3 月発表予定
- (11) 上澤岳史、山田朋宏、古屋一仁、宮本恭幸：「ゲート制御ホットエレクトロントランジスタのパリスティックモデル解析」、第 55 回物理学関係連合講演会，船橋、2008 年 3 月発表予定
- (12) 横山亮、辰尾佳彦、青木慧俊、鈴木左文、岸本直道、浅田雅洋、「InP ショットキーバリアダイオードを用いたサブ THzRTD 発振素子の線幅測定」、応用物理学会講演会、船橋、2008 年 3 月発表予定。
- (13) 辰尾佳彦、横山亮、青木慧俊、鈴木哲、浅田雅洋、「ボウタイアンテナを集積した Ni-InP ショットキーバリアダイオードサブ THz-THz 検出素子の作製と特性」、応用物理学会講演会、船橋、2008 年 3 月発表予定。
- (14) 鈴木左文、浦山健太、浅田雅洋、「RTD サブテラヘルツ発振素子を MIM スタブ構造で結合した多素子アレイにおけるコヒーレントな出力合成」、応用物理学会講演会、船橋、2008 年 3 月発表予定。
- (15) ヒシャム ファリス、山田実、桑村有司、浅田雅洋、「進行電子波を用いた電磁波增幅作用での 2 つの解析モデル」、応用物理学会講演会、船橋、2008 年 3 月発表予定。

③ ポスター発表 (国内会議 7 件, 国際会議 19 件)

(16 年度・国際)

- (1) R. Nakagawa, K. Takeuchi, Y. Yamada, Y. Miyamoto, and K. Furuya, "InP hot electron transistors with reduced emitter width for controllability of collector current by gate bias", International Conference on Indium Phosphide and Related Materials, TP-14, pp. 179-182, Kagoshima, June 2004.
- (2) M. Asada, H. Imai, and H. Kamata, "Proposal of a Semiconductor Klystron Device for THz Range Using Two-Dimensional Electron Gas", Int. Conf. Indium Phosphide and Related Materials, WP-35, Kagoshima, Jun., 2004.
- (3) T. Hori, T. Ozono, N. Orihashi, and M. Asada: "Frequency Mixing Characteristics of Triple-Barrier Resonant Tunneling Diodes in 100GHz Band", Int. Conf. Infrared and Millimeter Waves (IRMMW2004), Karlsruhe (Germany), P1.12 (Sept. 2004) pp.323-324.
- (4) Y. Miyamoto, Y. Shirai, M. Yoshizawa, and K. Furuya, "20 nm Periodical Pattern by Calixarene Resists: Comparison of CMC[4]AOMe with MC[6]AOAc", 2004 International Microprocesses and Nanotechnology Conference, 28P-6-54, Osaka, Oct., 2004.

(17 年度・国際)

- (1) Y. Miyamoto, Y. Watanabe, W. Qiu, and K. Furuya, "Analysis of lateral current spreading in collector of submicron HBT ", International Conference on Indium Phosphide and Related , WP-15 , Glasgow, May 2005.
- (2) N. Orihashi, S. Suzuki, and M. Asada: "1THz Harmonic Generation from Sub-THz

Oscillating Resonant Tunnelling Diode”, Int. Conf. Infrared and Millimeter wave (IRMMW), MC5-30, Williamsberg/VA, USA, Sept. 2005.

- (3) S. Suzuki, N. Orihashi and M. Asada: “Mutual Injection Locking Between Sub-THz Oscillating Resonant Tunneling Diodes”, Int. Conf. Infrared and Millimeter wave (IRMMW), MC5-31, Williamsberg/VA, USA, Sept. 2005.
- (4) K. Furuya, N. Machida, R. Nakagawa, I. Kashima, M. Ishida, and Y. Miyamoto , “MC simulation and fabrication of ultrafast transistor using ballistic electron in intrinsic semiconductor”, Second Joint International Conference on New Phenomena in Mesoscopic Systems and Surfaces and Interfaces of Mesoscopic Devices, P28, Maui, USA, Nov. 2005.

(17年度・国内)

- (1) 折橋直行, 鈴木左文, 浅田雅洋:「共鳴トンネルダイオードによる1THz高調波発振」, 第66回秋季応用物理学会講演会, 9a-P6-11, 徳島, Sept. 2005.
- (2) 鈴木左文, 折橋直行, 浅田雅洋:「共鳴トンネルダイオードとスロットアンテナによるTHz帯発振素子の相互注入同期」, 第66回秋季応用物理学会講演会, 9a-P6-12, 徳島, Sept. 2005.
- (3) 町田信也, 五十嵐満彦, 山田朋宏, 宮本恭幸, 古屋一仁:「ゲート制御ホットエレクトロントランジスタのモンテカルロ解析」, 第53回春季応用物理学会講演会, 23a-ZE-20, 東京, Mar. 2006.
- (4) 五十嵐満彦, 町田信也, 古屋一仁:「ゲート制御ホットエレクトロントランジスタにおけるエミッタ充電時間のエミッタ幅依存性」, 第53回春季応用物理学会講演会, 23a-ZE-22, 東京, Mar. 2006.
- (5) 町田信也, 宮本恭幸, 古屋一仁:「ヘテロ接合バイポーラトランジスタの最小エミッタ充電時間」, 第53回春季応用物理学会講演会, 23a-ZE-23, 東京, Mar. 2006.
- (6) 石田昌司, 山本徹, 三浦司, 宮本恭幸, 古屋一仁:「SiO<sub>2</sub>細線埋め込み成長によるInP系HBTのコレクタ容量低減の提案」, 第53回春季応用物理学会学術講演会, 26a-ZE-23, 東京, Mar. 2006.
- (7) 諏訪輝, 鹿嶋一生, 宮本恭幸, 古屋一仁:「ゲートにより制御するホットエレクトロントランジスタにおける電流量の増大」, 第53回春季応用物理学会講演会, 23a-ZE-21, 東京, Mar. 2006.

(18年度・国際)

- (1) M. Asada, N. Orihashi, and S. Suzuki, “Voltage Controlled Harmonic Oscillation around 1THz in Resonant Tunneling Diodes Integrated with Slot Antennas,” *The 18th Indium Phosphide and Related Materials Conference (IPRM2006)*, Princeton (USA), WP15, pp.321-324, May. 2006.
- (2) N. Machida, Y. Miyamoto, and K. Furuya, “Minimum emitter charging time for heterojunction bipolar transistors,” *The 18th Indium Phosphide and Related Materials Conference (IPRM2006)*, WP16, Princeton (USA), May. 2006.
- (3) K. Jinen, K. Uchida, S. Kodaira, M. Watanabe and M. Asada, “Near-infrared electroluminescence from multilayered CdF<sub>2</sub>/CaF<sub>2</sub> quantum heterostructure grown on trench-patterned Si(111) substrate,” *3rd IEEE International Conference on Group IV Photonics (GFP 2006)*, P29, pp. 128-130, Ottawa, Canada, Sep. 2006
- (4) S. Suzuki, K. Hanashima and M. Asada, “Proposal of Resonant Tunneling Diode Oscillators with Offset-Fed Slot Antennas in THz and Sub-THz Range,” *Int. Conf.*

*Infrared and Millimeter Waves & THz Electron. (IRMMW-THz 2006)*, Shanghai (China), MonP-52, Sep. 2006.

- (5) M. Miyachi, N. Orihasi, S. Suzuki, K. Hanasima, and M. Asada, "THz Oscillators using Resonant Tunneling Diodes and Slot Antennas with Stub-Shaped MIM Reflectors," *Int. Conf. Infrared and Millimeter Wave & THz Electron. (IRMMW-THz 2006)*, Shanghai (China), MonP-54, Sep. 2006.

(19年度・国際)

- (1) Takahiro Hino, Akira Suwa, Takashi Hasegawa, Hisashi Saito, Masaya Oono, Yasuyuki Miyamoto and Kazuhito Furuya : "Fabrication of hot electron transistors controlled by insulated gate", Int. Conf. Indium Phosphide and Related Compounds (IPRM07) PA11, Matsue/Japan, May 2007.
- (2) M. Igarashi, N Machida, Y. Miyamoto, K. Furuya: "Cutoff Frequency Characteristics of Insulated-gate Hot-electron Transistors", Int. Conf. on Nonequilibrium Carrier Dynamics in Semiconductors(HCIS15), MoP-45, Tokyo, July. 2007.
- (3) S. Sano, K. Jinen, S. Kodaira, K. Uchida, M. Kumei, Y. Fujihisa, M. Watanabe and M. Asada , Mid-infrared ( $\sim 4 \mu m$ ) Electroluminescence from CdF<sub>2</sub>/CaF<sub>2</sub> Intersubband transition structures grown on Si(111) substrate, 15th International Conference on Nonequilibrium carrier Dynamics in Semiconductors (HCIS15) (Tokyo, Japan), MoP-31, Tokyo, July. 2007.
- (4) Shinnosuke Takahashi、Tukasa Miura,Hiroaki Yamashita,Yasuyuki Miyamoto, and Kazuhito Furuya, "DC Characterristics of Heterojunction Bipolar Tranistor with Buried SiO<sub>2</sub> Wire in Collector, Int Symp.Compound Semiconductors, TuD-P2,Kyoto,Oct,2007
- (5) S. Suzuki, N. Kishimoto, M. Asada, N. Sekine, and I. Hosako, "Room-Temperature Resonant Tunneling Diode Oscillators at About 600GHz Using Offset-Fed Planar Slot Antennas", Int Symp. Compound Semiconductors, TuD-P6, Kyoto, Oct. 2007.
- (6) M. Watanabe, T. Kanazawa, and M. Asada, "Transmission Electron Microscopy Analysis of CaF<sub>2</sub>/CdF<sub>2</sub>/CaF<sub>2</sub> Resonant Tunneling Diode Structures Grown on Si(100) Substrate", Int Symp. Compound Semiconductors, TuD-P8, Kyoto, Oct. 2007.

(4)特許出願

- 1) 平成 14 年度特許出願 (国内 1 件, 海外 0 件)

CREST 研究期間累積件数 (国内 1 件, 海外 0 件)

(国内出願)

発明の名称:ホットエレクトロントランジスタ及びその製造方法

発明者: 宮本 恭幸・前田 寛・竹内 克彦

出願人: 財団法人理工学振興会

出願日: 平成 15 年 2 月 4 日

出願番号: 特願 2003-27462

- 2) 平成 15 年度特許出願 (国内 1 件, 海外 0 件)

CREST 研究期間累積件数 (国内 2 件, 海外 0 件)

(国内出願)

発明の名称:微細孔を有する膜体の形成方法、膜体、微細孔を有する膜体形成

用マスクの形成方法、および微細孔を有する膜体形成用マスク

発明者: 宮本 恭幸

出願人： 東京工業大学  
出願日： 平成 15 年 11 月 12 日  
出願番号： 特願 2003-382771

- 3) 平成 16 年度特許出願（国内 0 件 海外 0 件）  
CREST 研究期間累積件数（国内 2 件，海外 0 件）
- 4) 平成 17 年度特許出願（国内 4 件，海外 0 件）  
CREST 研究期間累積件数（国内 6 件，海外 0 件）

（国内出願）

1. 発明等の名称： ホットエレクトロントランジスタ  
発明者： 宮本恭幸 古屋一仁 浅田雅洋 町田信也  
出願人： 東京工業大学  
出願日： 平成 17 年 11 月 18 日  
出願番号： 特願 2005-356694
2. 発明等の名称： 光信号送信装置及び光信号伝送システム  
発明者： 宮本恭幸 浅田雅洋  
出願人： 独立行政法人科学技術振興機構  
出願日： 平成 17 年 12 月 9 日  
出願番号： 特願 2005-356694
3. 発明等の名称： バイポーラトランジスタ及び製造方法  
発明者： 宮本恭幸  
出願人： 独立行政法人科学技術振興機構 宮本恭幸 石田昌司 山本 徹  
出願日： 平成 17 年 11 月 18 日  
出願番号： 特願 2005-334991
4. 発明等の名称： テラヘルツ発振素子  
発明者： 浅田雅洋 折橋直行  
出願人： 東京工業大学  
出願日： 平成 17 年 10 月 27 日  
出願番号： 特願 2005-313236

- 5) 平成 18 年度特許出願（国内 0 件，海外 3 件）  
CREST 研究期間累積件数（国内 6 件 海外 3 件）

（海外出願）

1. 発明の名称：ホットエレクトロントランジスタ  
発明者：宮本 恭幸 古屋 一仁 浅田 雅洋 町田 信也  
出願人：国立大学法人 東京工業大学  
出願日：平成 18 年 11 月 13 日  
国際出願番号：PCT/JP2006/322562（整理番号：05T109P）
2. 発明の名称：バイポーラトランジスタ及びその製造方法  
発明者：宮本 恭幸 山本 徹 石田 昌司  
出願人：（独）科学技術振興機構

出願日：平成18年11月17日  
機構整理番号：N011-06US(PCT)

3. 発明の名称：光信号送信装置及び光信号伝送システム  
発明者：宮本 恒幸 浅田 雅洋  
出願人：(独)科学技術振興機構  
出願日：平成18年12月5日  
機構整理番号：N011-07US(PCT)

6) 平成19年度特許出願（国内 0件、海外 0件）  
CREST研究期間累積件数（国内 6件 海外 3件）

(5)受賞等

①受賞

(16年度)

受賞者名：古屋一仁  
賞の名称：フェロー  
受賞理由（タイトル）：固体中非平衡電子の波動性を用いた電子波デバイスの  
先導的研究  
受賞日：平成16年9月22日  
受賞団体名：電子情報通信学会

(17年度)

受賞者名：浅田 雅洋  
賞の名称：市村学術賞  
受賞理由（タイトル）：テラヘルツシステムのための超高周波電子デバイスの研究  
受賞日：平成17年4月28日  
受賞団体名：新技術開発財団

(18年度)

受賞者名：折橋直行、服部真之介、鈴木左文、浅田雅洋  
賞の名称：JJAP論文賞受賞  
受賞理由（タイトル）：Experimental and Theoretical Characteristics of Sub-Terahertz and  
Terahertz Oscillations of Resonant Tunneling Diodes Integrated  
with Slot Antennas  
受賞日：平成18年8月29日  
受賞団体名：応用物理学会

(19年度)

受賞者名：浅田 雅洋  
賞の名称：国際コミュニケーション基金優秀研究賞  
受賞理由（タイトル）：大容量無線伝送のためのサブテラヘルツ・テラヘルツデバイス  
の研究  
受賞日：平成19年11月  
受賞団体名：財団法人 国際コミュニケーション基金

②新聞報道

(17年度)

浅田 雅洋 “常温でテラヘルツ光、小型の光源、用途幅広く”，日経産業新聞，  
平成17年6月16日

③その他

(17年度)

- (1) 浅田 雅洋 “BREAKTHROUGH, Let there be terahertz light”, The Japan Journal, P25, Dec. 2005
- (2) 浅田 雅洋 “ニュース解説 電子デバイスによる室温テラヘルツ波発生に成功”，電子情報通信学会誌 Vol.89, No.2, 2006

7 研究期間中の主な活動(ワークショップ・シンポジウム等)

なし

8 研究成果の展開

(1)他の研究事業への展開

本研究の成果の一部であるテラヘルツ帯発振器および化合物半導体高速電子デバイスについての成果を基に、本研究分担者である浅田雅洋教授と宮本恭幸准教授は、東京工業大学量子ナノエレクトロニクス研究センター荒井滋久教授を代表として申請した文部科学省科学研究費補助金特別推進研究課題「Si系LSI内広帯域配線層の為のInP系メンブレン光・電子デバイス」の電子デバイス分野担当分担者として参加した。

平成19年度に採択され、平成19年度から23年度の5年間に涉り、当該研究に従事する予定である。

(2)実用化に向けた展開

本研究の成果の一部である化合物半導体高速電子デバイスについての成果を基に、本研究分担者である宮本恭幸准教授は、総務省戦略的情報通信研究開発推進制度(SCOPE)研究主体育成型研究開発産学官連携先端技術開発に、NTT、アンリツと共同で「超100GbEシステムに向けた THzトランジスタ集積回路およびモジュールの研究開発」に研究代表者として応募した。

平成18年度に採択され、平成18年度から20年度の3年間に涉り、産学連携プロジェクトとして研究に従事する予定である。

9 他チーム、他領域との活動とその効果

(1)領域内の活動とその効果 該当無し

(2)領域横断的活動とその効果

CREST『新しい物理現象や動作原理に基づくナノデバイス・システムの創製』研究領域の小森チーム(テーマ:光量子位相制御・演算技術)が研究している量子細線構造により微分負性抵抗を持つトランジスタに、本チームが共鳴トンネルダイオード発振器で考案し THz 発振を達成した微細スロットを集積して THz 発振器の可能性を探る共同研究を行った。電磁界シミュレーション

によって、現状のトランジスタ構造で 300GHz の発振が可能であることが示され、また、より高周波での発振のためのトランジスタ構造の検討も行なわれた。これによって、本チームの考案した微細アンテナ集積構造が、新しいデバイスを用いた THz 発振器の可能性を探るのに有用なパスであることが示されたと考えられる。

## 10 研究成果の今後の貢献について

### (1) 科学技術の進歩が期待される成果

バリスティック電子は、その高速性が指摘されながらも、ヘテロ構造による電子ランチャや微細な構造などがその応用には必要であり、今まで応用が十分にはなされなかつた領域であった。本研究は、バリスティック電子とヘテロ構造や微細電極構造を組み合わせることで、バリスティック電子の高速性の十分な活用の可能性を示すものであり、その典型例として、テラヘルツ発振器を始めとして、テラヘルツ帯まで動作する信号増幅器等のデバイス応用を示したことは、今後の科学技術において、大きなブレークスルーを生み出すと考えられる。

### (2) 社会・経済の発展が期待される成果

光と電波の中間の領域であるテラヘルツ帯(あるいはサブミリ波帯、遠赤外帯、数百ギガヘルツから 10 テラヘルツ程度までの周波数)は、従来の電波に較べ、短距離ではあるがはるかに大容量な無線通信、またイメージング、計測など種々の分野で新しい応用が期待されている。例えばイメージング・計測の分野では、非破壊非接触での薬剤成分分析が可能であり、郵便物検査、覚醒剤・爆発物所持検査、医薬品検査、病理組織診断等が期待されている。

電波として現在使われている周波数では、トランジスタなどの半導体を用いたコンパクトな信号増幅器・発振器(信号発生器)が主に使われている。また、おなじ電磁波であるが数百テラヘルツの周波数を持つ光の領域でもやはり半導体レーザなどのコンパクトな発振器が主に使われている。しかしながら、テラヘルツ帯では、固体レーザなどで励起する発振器からのみが製品・開発化されており、室温で動作し、コンパクトな半導体をもちいた固体素子による発振素子がなく、小型化・広い普及への障害となっている。さらに大容量通信等における信号処理において重要な信号増幅器については、実用化されているものがない。

本研究の成果は、これらの問題点を解決するものである。即ち、共鳴トンネルダイオードによる発振器は、1 mm 角以下の非常に小さな素子からテラヘルツ波を放出できる。従って、イメージング・計測の分野における機器の小型化・低価格化などに大きく貢献できる。また、テラヘルツ帯まで動作する信号増幅器は、現在全く使われていない電磁波帯における大容量通信を開く重要な電子デバイスである。

## 11 結び

本研究の目標は、半導体だけでなく金属・絶縁体までを含む広範囲の材料の複合ヘテロ接合を、ナノメートル領域に三次元的に位置制御して形成する新たな人工ナノ構造、すなわち三次元超ヘテロナノ構造、からなる新たなバリスティック超高速電子デバイスの実現を目指すことであり、以下の通りよく達成されたと考える。

まず、単結晶半導体中に多結晶金属および非晶質絶縁物が埋め込まれた構造をみごとに作製した(3. 1 (1) の図 3 および図 13 参照)。また渡辺は、すべてエピタキシャル単結晶からなる金属／半導体／絶縁物積層構造をシリコン基板上(111のみならず 100 にも)に形成した(3. 3 (1) 参照)。幅 25nm のエミッタメサを完全に取り囲むゲート電極の形成(3. 2 (1) の図 9 参照) および絶縁物中に埋め込まれた幅 70nm の半導体エミッタ

／半導体走行領域／金属コレクタと金属ゲートからなるゲート制御ホットエレクトロントランジスタの形成（3. 2 (1) の図 27 参照）に成功した。また半導体のみからなるヘテロ接合ナノ構造で開口幅 12nm、中心間距離 25nm の電子波干渉ダブルスリットの形成は電子波回折干渉を成功させた（3. 6 (1) 参照）。これらの達成は三次元超ヘテロナノ構造の形成可能性を実証し、さらにこの技術をデバイスに応用することが可能であることを示したので目標は達成できた。

次に、三次元ヘテロナノ構造を用いて超高速デバイスを創製する目標では、まず浅田は、共鳴トンネルダイオードとアンテナを集積した半導体デバイスを作製し 1.02THz の電磁波発生を達成した（3. 4 (1) 参照）。次に宮本は、ゲート制御ホットエレクトロントランジスタ（GCET）を発明し、モンテカルロシミュレーション手法を用いて最適構造設計した結果、1.4THz までの遮断周波数が得られることを理論的に明らかにした（3. 2 (1) 図 7 参照）。GCET の動作原理実証を達成し（3. 2 (1) 図 12 参照）、高速実証デバイスの作製技術を開発した（3. 2 (1) の図 27 参照）。HBT に三次元超ヘテロナノ構造を採用することで最大発振周波数を 600GHz 以上にできる見通しをつけた。実証を目指しデバイス作製、マイクロ波測定評価まで遂行した。目下、最大発振周波数 100GHz が測定されており（3. 1 (1) 図 6 参照）、今後さらなるデバイス作り込みにより理論予測の実現が期待される。このようにサブテラヘルツからテラヘルツまでの超高速デバイス動作を実現したことから、この目標は達成できた。HBT の世界記録値 700GHz に迫ること、GCET の高速実証は残された課題である。

得られた成果の意義について次のように考える。従来難度が高いと考えられていた三次元超ヘテロナノ構造の実現を提案し実証したことは、研究者、技術者に新たな可能性を認識させる刺激を与え、超高速デバイスをはじめとする新しいデバイスを創り出すことを大いに促進する。GCET、電子波面制御デバイスの発明はこの刺激を受けて研究された。これらだけでなく今後も新らなデバイス創製を促すことが期待される。パリスティック電子伝導の徹底活用の提案とそれに向けた研究遂行も同様の意義をもつ。新しいデバイスとして共鳴トンネルダイオードによるテラヘルツ発振、半導体クライストロンが既に研究遂行されている。戦略基礎研究という観点から大きな意義をもつ研究ができたと自己評価する。

今後の展開としては、テラヘルツ電磁波発振デバイスは、既に社会のニーズが高まっており、実用に向けた研究開発の進展が大いに期待される。三次元超ヘテロ構造を取り込んだ HBT はサブテラヘルツ信号を扱う光ファイバ通信システムへの応用、超高速現象計測技術への応用が期待され、後続研究プロジェクトが既に決まっている。GCET は半導体三端子デバイスとして最高速記録に挑戦できるポテンシャルをもち、将来の応用が期待される。

(100) シリコン基板上絶縁物／半導体／金属積層技術は、集積回路技術の将来を切り拓く可能性をもつ。例えば、サブバンド間遷移によるフォトン発生はシリコンフォトニクスに結びつくかもしれない。これも後続研究プロジェクトの予定がある。パリスティック電子伝導に基づく新しい電子デバイスの創製には少し辛抱強く研究する必要があろう。既に半導体クライストロンは基礎実験データが出始めており将来の大きな発展が見通される。電子波面操作デバイスは、量子効果デバイスあるいは電子波デバイスとして長年支援を受けてきた研究課題であり、本研究でも目標リストの最終行に位置づけた。本研究すなわちパリスティック電子伝導および三次元超ヘテロナノ技術により、固体中電子平面波のダブルスリット干渉観測という 10 年來の目標が達成された。電子波デバイスの長期目標に向けて基盤技術および学問を固めることができたと考えている。

プロジェクト運営について本チームは、長年実験施設を共用している研究者が一つのグループを構成したために情報交換や技術交換がとても活発に行われ、また経理をはじめとする事務処理もスムーズに行われて研究推進に最適の環境をつくることができた。グループ構成メンバーがそれぞれとても活発に研究を推進したことにより、結果的に当初計画よ

りも豊かに目標が達成されたと思う。テラヘルツ研究分野、超高速電子デバイス分野では魅力ある研究テーマの設定がなされ、博士号を目指す若手研究者たちを育成することができ、応用物理学会賞獲得がなされている。研究分担者の努力によりチーム全体の研究遂行は研究代表者が期待した以上になされたと思う。

本研究課題を戦略的創造研究推進事業として採択いただいたおかげで研究は大いに進展し、遂行した研究者にとってたいへん貴重な機会となりました。このことより、この事業の意義を痛感している次第です。今後も事業をさらに発展させ、我が国の創造的研究が一層促進されますことを切に希望いたします。

最後に、本研究遂行につきまして貴重なご助言をいただきました研究統括、アドバイザーの方々、ならびに様々なご支援をいただきましたCREST事業部の方々に心より御礼申し上げます。