

# 研 究 報 告 書

## 「極限的エネルギー効率を有する超伝導可逆計算機の開発」

研究タイプ: 通常型

研究期間: 2015 年 10 月～2019 年 3 月

研 究 者: 竹内 尚輝

### 1. 研究のねらい

「可逆計算機」では、熱力学的に可逆な過程で論理演算を行うことができるため、準静的に動作させた際に、無限小の消費エネルギーで演算を行うことが可能である。このため可逆計算機は、究極的に高いエネルギー効率を有した計算機として考えられてきた。しかしながら、可逆計算機に関する研究は理論研究が先行しており、デバイスや回路等のハードウェアレベルでの研究例は非常に少ない。このような状況の下、私は超伝導体を用いた可逆論理ゲート（可逆計算機を構成する基本的なコンポーネント）を提案した。超伝導可逆論理ゲートは論理的にも物理的にも可逆なゲートであり、論理状態を準静的にスイッチさせることが可能である。そのため、準静過程において、無限小の消費エネルギーで論理演算を行うことができる。本研究では、超伝導可逆論理ゲートを用いることで、究極的なエネルギー効率を有した可逆計算機の実現を目指す。

本研究は、最初に理論的な検討を行い、回路の可逆性と消費エネルギーの関係を明らかにする。次に、可逆計算機を設計するために必要な論理ゲートを含む、可逆セルライブラリを構築する。最終的に、可逆セルライブラリを用いて 8-bit 可逆加算器の設計、作製、及び動作実証を行い、可逆計算機をハードウェアレベルで実現する。また、消費エネルギーの評価を行い、極限的に高いエネルギー効率（接合あたり $\sim 10^{-31}$  J・s）が可逆計算により得られることを示す。

### 2. 研究成果

#### (1) 概要

本研究で用いる超伝導可逆論理ゲートは可逆磁束量子パラメトロン(RQFP)と呼ばれ、断熱磁束量子パラメトロン(AQFP)と呼ばれる超伝導ロジックにより構成される。AQFP は、80 年代に東京大学の後藤らによって開発された QFP を基に、論理状態のスイッチを断熱過程に近づけることで低電力化を実現したロジックである。本研究では、次の4つの研究テーマを遂行した: (A) AQFP ロジックの可逆性と消費エネルギーの関係の解明、(B) RQFP ゲートを含む可逆セルライブラリの構築、(C) 可逆加算器の設計と動作実証、(D) AQFP ロジックの低電力及び高速動作実証。

テーマ A では、不可逆な AQFP 論理ゲートではどのようなメカニズムで非断熱的な消費エネルギーが生じるのか、不要な演算結果を消すためにはどの程度の消費エネルギーが生じるのか、等の理論的検討を行った。テーマ B では、RQFP ゲートの設計及び動作実証を行った。また、設計した RQFP ゲートを基に、AND や OR 等の基本的な論理演算を行う可逆ゲートを設計、さらに動作実証を行い、可逆論理ゲートにより構成されるセルライブラリを構築した。テーマ C では、テーマ B で構築した可逆セルライブラリを用いて、可逆全加算器及び可逆 8-bit 加

算器の設計並びに動作実証を行った。また、可逆全加算器及び可逆 8-bit 加算器の消費エネルギーを数値計算により評価した。その結果、プロセスの改善を見込むと、素子あたりわずか  $\sim 10^{-31}$  J・s の微小なエネルギー遅延積で動作することがわかった。テーマ D では、可逆ゲートを構成する AQFP ロジックの低電力性及び高速動作性を実験的に評価した。

## (2) 詳細

### 研究テーマ A「AQFP ロジックの可逆性と消費エネルギーの関係の解明」

AQFP 単体(バッファ)は可逆回路であるが、一般的な論理ゲートである AND や OR ゲート等を AQFP で構成すると、論理ゲート全体としては不可逆になる。一方、同じく AQFP で構成される RQFP ゲートは、ゲート全体を見ても可逆性を維持できる。つまり、同じ最小構成要素(AQFP)を用いても、AQFP 同士の接続方法により、論理ゲート全体として可逆的になる場合もあれば、不可逆的になる場合もある。そこで、AQFP の状態変数(ジョセフソン接合の位相差)の時間発展をシミュレーションにより解析し、RQFP ゲートの可逆性の実証、及び不可逆ゲートではどのようなメカニズムで不可逆過程が現れるのかを解明した。結論としては、RQFP ゲートの状態変数は準静的に変化することが可能であり、たしかに熱力学的に可逆であることが分かった。また、不可逆ゲートに関しては、AQFP 同士の相互作用により、非断熱的な過程が発生することが分かった(研究成果リスト 論文 5)。

上記より、RQFP ゲートが確かに可逆的に論理演算を行えることが分かったが、RQFP ゲートを用いて回路を設計するためには、演算だけではなく情報の消去についても考察をしなければならない。そこで、AQFP に書き込んだ 1 bit の情報をどこにもコピーせずに消去した場合の発熱量をシミュレーションにより求め、情報消去に伴う消費エネルギーを明らかにした。シミュレーションの結果、4.2 K において 1 bit あたり  $k_B T \ln 2 = 4.0 \times 10^{-23}$  J ( $k_B$ : ボルツマン定数、 $T$ : 温度)というわずかな消費エネルギーが必要であることが分かった(研究成果リスト 論文 2)。

以上より、研究目標であった、AQFP ロジックの可逆性と消費エネルギーの関係の解明を達成した。

### 研究テーマ B「RQFP ゲートを含む可逆セルライブラリの構築」

RQFP ゲートのレイアウト設計を行い、産業技術総合研究所(AIST)の提供するニオブ超伝導集積回路プロセスを用いて RQFP ゲートのファンクションテスト回路を作製した。作製した回路の動作テストを液体ヘリウム中で行い、正常論理動作を確認した。

RQFP ゲートは、3 入力 3 出力のゲートであり、入力を  $a$ 、 $b$ 、 $c$ 、出力を  $x$ 、 $y$ 、 $z$  とすると、 $x = \neg ab + bc + c \neg a$ 、 $y = a \neg b + \neg bc + ca$ 、 $z = ab + b \neg c + \neg ca$  という論理演算を行う。また、入力  $b$  を 1 に固定することで、 $y = ca$  となり、 $a$  と  $c$  の論理積を計算することができる。そこで、定数入力や論理否定の位置や個数を変更することで、様々な種類の可逆論理ゲートを設計し、セルライブラリを構築した。ここで、RQFP をベースとした論理演算では不要な計算結果が排出される。しかしながら、テーマ A より十分小さな消費エネルギー(1 bit あたり  $k_B T \ln 2$ )で情報を削除できることがわかっているため、不要な計算結果はそのまま削除するように各論理ゲートは設計された。設計した可逆ゲートのうち、RQFP をベースとした AND ゲート(RAND ゲート)、RQFP をベースにした多数決ゲート(RMAJ ゲート)を含むテスト回路を AIST のプロセスを用いて作

製し、液体ヘリウム中で動作実証に成功した。

以上より、研究目標であった、可逆セルライブラリの構築を達成した。

### 研究テーマ C「可逆加算器の設計と動作実証」

研究テーマ B で設計した可逆セルライブラリ中の論理ゲートを用いて、可逆全加算器と可逆 8-bit 加算器の設計を行った。また、両加算器を AIST のプロセスを用いて作製し、動作テストを液体ヘリウム中で行った。可逆全加算器は、すべてのデータパターンにおいて正常動作を確認した。一方、可逆 8-bit 加算器は正常動作を確認することができなかった。原因としては、作製チップ毎に出力結果が異なっていることや、エラーレートが高い出力ビットが確認できたことから、チップ作製によるパラメータばらつきの影響を受けていると考えられる。解決策として、バラツキに対してよりロバストになるように、RQFP ゲート及び可逆論理ゲートのレイアウトの再設計を行った。RQFP ゲートを構成する AQFP は、不要な磁気結合があると回路パラメータマージンを低減するため、不要な結合を取り除くように超伝導シールドを各ゲートに導入した。これにより、RQFP 及び可逆論理ゲートのロバスト性を向上させることができたと考えられる。再設計した可逆論理ゲートを用いて可逆 8-bit 加算器を再度設計・作製し、正常動作を確認することに成功した。

可逆全加算器及び可逆 8-bit 加算器の消費エネルギーをシミュレーションにより見積もり、通常の不可逆 AQFP ゲート(AND や OR 等)で設計された加算器と比較を行った。可逆全加算器の 5 GHz 動作の際の消費エネルギーは、演算あたり  $2.0 \times 10^{-20}$  J であり、通常的全加算器の 47%程度の消費エネルギーであった。また、可逆 8-bit 加算器の 5 GHz 動作の際の消費エネルギーは、演算あたり  $7.0 \times 10^{-19}$  J であり、通常の 8-bit 加算器の 49%程度であった。さらに、プロセスの改善による消費エネルギーの変化についても考察を行った。これまで用いていた AIST のプロセスでは、ジョセフソン接合の Q 値は 14 であるが、他機関からは Q 値が 28 のジョセフソン接合も報告されている。そこで、ジョセフソン接合の Q 値を 28 にして再度消費エネルギーを計算したところ、可逆 8-bit 加算器の消費エネルギーは、演算あたり  $4.2 \times 10^{-19}$  J まで低減できることが分かった。ここで、接合あたりの平均消費エネルギーは、わずか  $4.7 \times 10^{-22}$  J であり、そのエネルギー遅延積は  $9.3 \times 10^{-32}$  J·s (プランク定数の 100 倍程度)であることが分かった。

以上より、数値目標であった、接合あたり  $\sim 10^{-31}$  J·s というエネルギー効率を達成することができた。また、可逆 8-bit 加算器を実際に作製し、動作実証に成功した。

### 研究テーマ D「AQFP ロジックの低電力及び高速動作実証」

これまでは、RQFP ゲート及び AQFP ロジックの消費エネルギーはシミュレーションにより評価をしてきた。そこで、AQFP ロジックの消費エネルギーを実験的に評価し、シミュレーション結果と比較することで、これまでの消費エネルギーの見積もりの妥当性を検証した。AQFP 論理ゲートを用いて通常の 8-bit 加算器を設計し、AIST のプロセスを用いて作製した、8-bit 加算器に 5 GHz マイクロ波を供給し、マイクロ波パワーの変化量から、8-bit 加算器の消費エネルギーを測定した。本測定により、8-bit 加算器の消費エネルギーは、演算あたり  $1.5 \times 10^{-18}$  J であることがわかり、シミュレーション結果 ( $1.5 \times 10^{-18}$  J) と非常によく一致することが分かった。

(研究成果リスト 論文 1)。よって、これまでのシミュレーションによる消費エネルギーの見積もりが妥当であることが示された。

また、GHz 帯での高速動作に関してもこれまではシミュレーションにより実証を行っていたため、実際に AQFP 回路を GHz 帯で動作させた。最初に、高速動作を行うために必要な高速インターフェイス回路を設計、作製し、AQFP バッファの 2 Gbps エラーフリー動作を実証した(研究成果リスト 論文 4)。さらに、8-bit 加算器に高速インターフェイス回路を接続し、1 GHz での正常動作を確認した。

以上より、研究目標であった AQFP ロジックの低電力及び高速動作実証を達成した。

### 3. 今後の展開

本研究により、超伝導ロジックである AQFP に可逆計算を導入することで、接合あたり  $9.3 \times 10^{-32} \text{ J} \cdot \text{s}$  という極めて小さいエネルギー遅延積で動作可能であることが示された。この値は、半導体 CMOS ( $\sim 10^{-26} \text{ J} \cdot \text{s}$ ) や従来型超伝導ロジックである RSFQ ( $\sim 10^{-28} \text{ J} \cdot \text{s}$ ) に比べて桁違いに小さい。また、例えば 100,000 接合規模(D-Wave Systems 社の 2,000 量子ビットシステムに相当)の超伝導可逆回路を 5 GHz で動作させても、その消費電力はわずか  $0.2 \mu\text{W}$  であり、希釈冷凍機の冷却能力( $\sim \mu\text{W}$ )に収まる。この特徴を活かし、本研究で得られた超伝導可逆回路を、極低温下での超伝導アナログデバイス(光子検出器や量子ビット)を制御するためのデジタル信号処理回路として展開する。具体的には、科研費・基盤(S)「超伝導シングルフォトンカメラによる革新的イメージング技術の創出」(2018～2022 年度、代表: 寺井(NICT))では、超伝導光子検出器の読み出し回路として AQFP 及び RQFP を利用し、単一光子レベルの感度を有するイメージセンサの実現を目指す。原理実証として、シングルピクセルの光子検出器の状態を AQFP 回路で読み出せることを冷凍機中で実証した(研究成果リスト 論文 3)。また、NEDO「超伝導パラメロン素子を用いた量子アニーリング技術の研究開発」(2018～2022 年度、全体統括: NEC)では、超伝導量子ビットの制御回路として AQFP 及び RQFP を利用し、量子アニーリングマシンの実現を目指す。これらのアプリケーションに向けて、さきがけ終了後 2、3 年で、数 1,000～10,000 接合規模の可逆回路の動作実証を目指す。

### 4. 自己評価

#### ●目標達成状況

すべての研究テーマに関しては、概ね目標を達成できたと考えている。テーマ C に関しては、最初の試作では可逆 8-bit 加算器の動作実証に至らなかったが、可逆論理ゲートのレイアウトを見直すことで、動作実証に至った。本研究を通じて、AQFP 及び RQFP を用いることで可逆回路をハードウェアレベルで実現できること、並びに超伝導可逆回路の優れたエネルギー効率(接合あたり  $9.3 \times 10^{-32} \text{ J} \cdot \text{s}$ )を示すことができたと考えている。

#### ●研究費執行状況

研究費は主に、超伝導回路の測定に必要となる機器(オシロスコープ、シグナルジェネレータ、電圧源、等)への購入に用いた。

#### ●研究成果の波及効果

本研究成果を、極低温下の超伝導アナログデバイスを制御するためのデジタル信号処理回路として展開する、単一光子検出器や量子ビット等の超伝導アナログデバイスは、他の材



料では実現できない物理的特徴を有しており、情報通信技術の発展に寄与すると期待されている。しかしながら、超伝導アナログデバイスは極低温まで冷やさなければならないため、使用できるケーブル数等の制限から高集積化が困難であった。そこで、本研究によって得られた超伝導可逆回路を上記の超伝導アナログデバイスの制御回路として用いることで、冷凍器内で完結したシステムを構築することができる。具体的には、スケーラブルな単一光子イメージセンサや量子コンピュータ等の開発に、本研究成果を活用したい。

さがけ研究を通じて、様々な共同研究を始めることができた。本領域は、デバイスからアルゴリズムまで幅広い技術レイヤーの集まった領域であり、私自身の技術レイヤーは回路設計という中間的な技術レイヤーである。そのため、自身から見て上流のレイヤー（アルゴリズム、システム）の研究者、下流のレイヤー（デバイス、材料）の研究者、その両方と研究を行うことを一つの目標としていた。結果として、上流レイヤーの研究者である慶大・青野先生（1期生）や東工大・原先生（1期生）とは、アメーバ型ハードウェアの開発という共同研究を始めることができた（研究成果リスト 特許 1）。また、下流レイヤーの研究者である豊橋技科大・後藤先生（3期生）とは、本研究成果のスピン트로ニクスへの応用というテーマで共同研究を始めることができた。上記の共同研究は、さがけ研究終了後も積極的に継続して行く。以上より、本領域の特色である多様な技術レイヤーという点を活かすことができたと考えている。

## 5. 主な研究成果リスト

### (1) 論文(原著論文)発表

1. N. Takeuchi, T. Yamae, C. L. Ayala, H. Suzuki, and N. Yoshikawa. An adiabatic superconductor 8-bit adder with  $24k_B T$  energy dissipation per junction. **Applied Physics Letters**. 2019, 114, 042602 (5pp)
2. N. Takeuchi and N. Yoshikawa. Minimum energy dissipation required for a logically irreversible operation. **Physical Review E**. 2018, 97, 12124 (5pp)
3. N. Takeuchi, T. Yamashita, S. Miyajima, S. Miki, N. Yoshikawa, and H. Terao. Adiabatic quantum-flux-parametron interface for the readout of superconducting nanowire single-photon detectors. **Optics Express**. 2017, 97, 32650–32658
4. N. Takeuchi, H. Suzuki, and N. Yoshikawa. Measurement of low bit-error-rates of adiabatic quantum-flux-parametron logic using a superconductor voltage driver. **Applied Physics Letters**. 2017, 110, 202601 (4pp)
5. N. Takeuchi, Y. Yamanashi, and N. Yoshikawa. Reversibility and energy dissipation in adiabatic superconductor logic. **Scientific Reports**. 2017, 121, 75 (12pp)

### (2) 特許出願

研究期間累積件数: 2 件 (公開前の出願件名については件数のみ記載)

### (3) その他の成果 (主要な学会発表、受賞、著作物、プレスリリース等)

1. 横浜国立大学, “新型超伝導回路を用いた超低電力集積回路の実証に成功 ~高性能コンピュータの大幅な低消費電力化を可能に~”, 2019 年 1 月.

<a href="http://www.ynu.ac.jp/hus/koho/21503/detail.html">http://www.ynu.ac.jp/hus/koho/21503/detail.html</a>
2. 奨励賞, 電子情報通信学会超伝導エレクトロニクス研究会, 2016 年 1 月.
3. N. Takeuchi, C. Ayala, Q. Xu, Y. Yamanashi, and N. Yoshikawa, “Current Progress in Adiabatic Quantum Flux Parametron,” <i>The 30th International Symposium on Superconductivity (ISS 2017)</i> , Iino Hall and Conference Center, Tokyo, Dec. 2017 (Oral). <b>招待講演</b>
4. N. Takeuchi, C. Ayala, Q. Xu, F. China, N. Tsuji, T. Narama, T. Orllepp, Y. Yamanashi, and N. Yoshikawa, “Recent Progress towards Energy-Efficient Microprocessors Using AQFP Logic,” <i>The 5th International Conference on Superconductivity and Magnetism (ICSM 2016)</i> , Fethiye, Turkey, Apr. 2016 (Oral). <b>招待講演</b>
5. 竹内 尚輝, “超伝導デバイスによる可逆計算,” 2016 年電子情報通信学会総合大会, 九州大学, 福岡県, 2016 年 3 月. <b>招待講演</b>