8インチウエハ用めっきプロセス及びアニール技術革新による低抵抗Cu配線の形成と次世代LSIへの展開

研究課題

研究責任者	大貫仁茨城大学, 工学部, 教授
研究期間 (年度)	2007 – 2009
概要	次世代高速LSIの実現には、微細化とともに増大するCu配線の抵抗率を低減する技術開発が不可欠である。本研究は、めっき材料の高純度化により、幅50nm超微細配線の抵抗率を従来プロセスで作製したCu配線のそれよりも著しく低減できるというチップでの基礎データをもとに、1)高純度めっき材料を用いた技術ノード32nmの配線溝を有する8インチウエハへの均一Cu配線めっき技術、2)1)とアニール技術の最適化により、配線長さ方向において均一・粗大粒を有するCu配線の形成プロセス要素技術を開発した。8インチウエハにおける幅30nmCu配線の抵抗率を現状プロセス品に比べ約30%低減できることを実証できた。