1. 前のページに戻る

人間のひらめきを模倣する認識処理のLSI化に向けた周波数マッピング連想処理アーキテクチャの開発

研究課題

産学が連携した研究開発成果の展開 研究成果展開事業 研究成果最適展開支援プログラム(A-STEP) 探索タイプ

研究責任者 小出 哲士  広島大学, ナノデバイス・バイオ融合科学研究所, 准教授
研究期間 (年度) 2011
概要認識処理・人工知能システム・圧縮処理などの技術において、入力データとデータベースを比較して最類似データを検索する最小距離検索連想メモリが注目されている。本研究では距離情報を周波数領域に変換する周波数マッピング連想メモリを開発し、チップ試作後に調整可能な周波数・時間差を利用して検索を行うことにより、テクノロジのスケーリングや連想メモリのデータ数の増加に依存しない距離情報の表現を可能とした。開発した方式は、従来の電流マッピング方式より微細プロセスでの製造ばらつきにロバストであり、ディジタル方式よりも高速・低消費電力な検索が可能である。本研究で開発した最小ハミング距離検索周波数マッピング連想メモリでは、検索の高速化・低消費電力化と高信頼化を両立したLSI設計を実現することができた。特に、65nm CMOS技術での試作では、最短検索時間25ns、最大消費電力4.3mWであり、これまでに知られている従来方式より最短検索時間は80%以上、最大消費電力は95%以上削減し、実用時に重要となる検索範囲でのエラーフリーな検索を実現した。

URL: 

JSTプロジェクトデータベース掲載開始日: 2016-04-26   JSTプロジェクトデータベース最終更新日: 2025-03-26  

サービス概要 よくある質問 利用規約

Powered by NII jst