SiC MOSFETの抵抗損失低減のための界面制御技術
| 体系的番号 |
JPMJPR11C3 |
| DOI |
https://doi.org/10.52926/JPMJPR11C3 |
研究代表者 |
喜多 浩之 東京大学, 大学院工学系研究科, 准教授
|
|---|
| 研究期間 (年度) |
2011 – 2014
|
| 概要 | パワーデバイス用のSiC-MOSFETはオン抵抗の低減が求められています。本研究ではヘテロ固相界面の精緻な制御に基づいた新しいプロセスを適用し、デバイス特性の向上を実証します。SiCと絶縁膜の界面では、SiC酸化に伴う欠陥形成を抑制しながら良質な絶縁膜を形成することでキャリア移動度の向上を図り、またSiCと金属の界面に対しては、界面障壁を制御することでコンタクト抵抗を低減する技術を構築します。
|
|---|
| 研究領域 | エネルギー高効率利用と相界面 |
|---|
