| 概要 | 積層セラミックコンデンサや積層圧電素子等の積層誘電体デバイスは誘電体層の薄層化による大容量化、高密度化が進められている。しかしながら、従来のテープキャスティング法では、高品質積層構造の作製が限界に来ており、更なる薄層化が期待できる薄膜プロセスの開発が求められている。本研究では、ナノレベルの膜厚で緻密な層構造の成膜可能である真空成膜プロセスを用いて、内部電極と誘電体層を一括して作製する手法を提案する。Pb(Zr,Ti)O3(PZT)やBaTiO3(BT)等の材料を用いて、従来よりも厚みが1桁程度薄いサブミクロン厚の薄膜積層誘電体デバイスの作製プロセスを確立し、次世代積層コンデンサ、次世代積層圧電センサ・アクチュエータへの応用展開を目的とする。
|
|---|
