素子ばらつきの影響を受けず超低電圧・超低消費電力動作が可能な完全デジタルSRAM回路の研究開発

研究課題

研究責任者	中村和之九州工業大学, マイクロ化総合技術センター, 教授
研究期間 (年度)	2012 – 2013
概要	素子の微細化により性能ばらつきや経年変化等の問題が深刻になっており、特に、オンチップメモリに使われるSRAMは、低電圧化によりその動作マージンの確保が危機的状況になっている。本研究では、これらの影響を全く受けずに、超低電圧動作が保証される完全デジタル動作の新しいSRAM回路(レシオレスSRAM)の研究開発を行った。12トランジスタ型のレシオレスSRAMセルと周辺回路を提案し、0.18umCMOSによる性能比較評価チップを開発した。その測定結果より、従来の6トランジスタ型のCMOS SRAMに対して、素子性能が桁違いにばらついても動作に全く支障がなく、さらに半分以下の電源電圧:0.22Vで動作可能であることを実測により確認できた。