| 概要 | ディジタルICのプリント配線板へのはんだ付け時だけでなく,市場へ出荷後に熱応力等でICとプリント配線板間の信号線に半断線が発生する場合がある。本課題ではその半断線をICに内蔵されているバウンダリスキャンテスト機構を流用し、その信号線に電流を流し、その電流の異常で発見するIC内組み込み型検査容易化回路の開発を行った。その回路を内蔵したICのレイアウト設計を行い、試作発注したICを用いて作った回路に発生する半断線の検査能力をシミュレーションと実験で調査した。その結果、その検査容易化回路で各信号線当たり1μsecで100kΩ以上の抵抗断線、10μF以下の容量断線の半断線を発見できることを明らかにした。
|
|---|
