スピンホールエンジニアリングによる省エネルギーナノ電子デバイスの創出

研究課題

体系的番号	JPMJPR1323
DOI	https://doi.org/10.52926/JPMJPR1323
研究代表者	安藤和也慶應義塾大学, 理工学部, 専任講師
研究期間 (年度)	2013 – 2016
概要	ナノ領域における電流-スピン流変換効率の制御・増幅原理「スピンホールエンジニアリング」の開拓により、スピンホール効果を基軸とした超省エネルギーナノスピントロニクス技術を創出します。電荷・スピン輸送の空間分離という著しい特長により、スピンホール効果による超高効率スピン流生成が可能となります。本研究は、既存デバイス原理の延長線上にはない省エネルギー「スピンホールデバイス」を実現します。
研究領域	素材・デバイス・システム融合による革新的ナノエレクトロニクスの創成

報告書

(1件)