デジタル回路設計における耐ハードウェアトロイ設計仕様の研究開発
| 体系的番号 |
JPMJPR18UA |
| DOI |
https://doi.org/10.52926/JPMJPR18UA |
研究代表者 |
大屋 優 早稲田大学, 大学院基幹理工学研究科, 大学院生（博士課程）
|
|---|
| 研究期間 (年度) |
2018 – 2019
|
| 概要 | 近年ICの設計・製造コスト削減のため、第三者にICの設計・製造を委託しています。そのため、第三者がハードウェアに悪意のある回路、ハードウェアトロイを挿入する危険性が問題視されています。設計工程におけるハードウェアトロイの脅威に対して、半導体のテスト手法を利用する研究が注目を浴びています。そこで本研究提案は、テスト手法のフォーマル検証によりハードウェアトロイを検出する技術の研究開発を目指します。
|
|---|
| 研究領域 | 情報と未来 |
|---|
