| 体系的番号 |
JPMJTR21R3 |
| DOI |
https://doi.org/10.52926/JPMJTR21R3 |
| 研究責任者 |
渡部 平司 国立大学法人大阪大学, 大学院工学研究科, 教授
|
|---|
| 研究期間 (年度) |
2021
|
| 概要 | パワーエレクトロニクスは電気エネルギーの高効率利用に不可欠であり、with/postコロナにおける省エネ社会構築に大きなインパクトを有する。シリコンカーバイド（SiC）パワーデバイスの実用化が始まったが、現行のMOS型電界効果トランジスタの性能は、絶縁膜/SiC界面欠陥の影響で材料物性から期待される性能に遥かに及ばない。本提案では、申請者が有する技術シーズ（絶縁膜界面特性改善技術、新規絶縁膜堆積技術、界面物性評価技術）を駆使してSiC MOS界面の高品質化を図り、極限環境下で動作可能なCMOS（相補型MOS）インバータ回路を試作し、極限環境エレクトロニクスの創成に取り組む。
|
|---|
