超低電圧動作WSe2 CMOS集積回路の基盤創生

研究課題

体系的番号	JPMJPR23H1
DOI	https://doi.org/10.52926/JPMJPR23H1
研究代表者	川那子高暢東京工業大学, 科学技術創成研究院, 助教
研究期間 (年度)	2023 – 2026
概要	本研究では、二セレン化タングステン(WSe2)を用いた超低電圧動作CMOS集積回路の基盤技術を確立します。特にWSe2チャネルを上下のゲートスタックで挟み込んだダブルゲート動作、ノンドープWSe2チャネルによるn/p FETsの実現及び独自の自己整合プロセスによる超低電圧WSe2 CMOSデバイスを実現します。そしてチップレベルの超低電圧動作WSe2 CMOS集積回路への応用展開を目指します。
研究領域	新原理デバイス創成のためのナノマテリアル

主な研究成果