性能バランスを最適設計した異種チャネル3D CFET SRAM

研究課題

体系的番号	JPMJAN23E4
DOI	https://doi.org/10.52926/JPMJAN23E4
研究代表者	前田辰郎産業技術総合研究所, 先端半導体研究センター, 研究主幹
研究期間 (年度)	2023 – 2026
概要	低消費電力とセル面積の極限縮小を可能とする多積層型異種チャネルFETのプロセス開発を実施し、性能バランスを最適化設計した3D CFET SRAMの実現を目指す。SRAMのインバータを、高速化、低消費電力化が可能なGe CFETに置き換え、アクセストランジスタであるパスゲートも酸化物nFETでCFET上に積層することで、セル面積を極限まで縮小する。また、この3D CFET SRAMの高度化に向けは、DTCOと呼ばれる設計とテクノロジの協調最適化にも取り組む。
研究領域	半導体

報告書

(3件)