アナデジ混載型エッジ AI SoC 設計技術の研究開発
| 体系的番号 |
JPMJES2515 |
研究代表者 |
岡田 健一 東京科学大学, 工学院, 教授
|
|---|
| 研究期間 (年度) |
2025 –
|
| 概要 | 本研究開発は、アナログ回路設計が熟練者の暗黙知に依存し参入障壁が高いという課題に対し、設計意図・制約・評価指標等を整理し再利用可能な設計知として整備することで、技能の継承を加速する。これにより、デジタル設計者等でも短期間でアナログデジタル混載回路設計へ参入でき、人材の裾野を拡大させる。設計期間とコストの低減を通じて専用SoCの適用範囲を広げ、国内企業への幅広い技術移転を通じて、エッジAI機器の低コスト化と国際競争力の強化に資する。
|
|---|
| 研究領域 | 高効率自動設計による次世代AI回路・システム |
|---|
