1. 前のページに戻る

自律再構成機能を有するネットワークオンチップ型プロセッサアレイの構築

研究課題

産学が連携した研究開発成果の展開 研究成果展開事業 地域事業 地域イノベーション創出総合支援事業 シーズ発掘試験

研究代表者

福士 将  東北大学, 大学院情報科学研究科

研究期間 (年度) 2005
概要VLSIチップ内における機能ブロック間の高速データ転送方式として,近年NoC (Networks on a Chip) が注目されており,多数の小規模プロセッサ (PE) を集積した高性能VLSIチップが実装可能になると言われている.しかし,製造時や稼動時に発生するPEの故障は避けられないため,その実用化のためには,正常なPEのみを用いて想定するネットワーク形態を論理的に構成できるようなネットワーク再構成機能を備える必要がある.本研究の目的は,NoC型プロセッサアレイの自律再構成機能を明らかにすることである.チップ内部に組み込んだハードウェア回路によりシステムが自律的に再構成を行うための構成を明らかにし,試作実装することでその実現性可能を示す.

URL: 

JSTプロジェクトデータベース掲載開始日: 2016-04-26   JSTプロジェクトデータベース最終更新日: 2025-03-26  

サービス概要 よくある質問 利用規約

Powered by NII jst