1. 前のページに戻る

20GHz動作を目指す超高速ロジック回路技術の開発

研究課題

産学が連携した研究開発成果の展開 研究成果展開事業 地域事業 地域イノベーション創出総合支援事業 シーズ発掘試験

研究代表者

遠藤 哲郎  東北大学, 電気通信研究所, 助教授

研究期間 (年度) 2006
概要本試験では、Dynamic Feedback-MOS Current Mode Logic(DF-MCML)回路技術を用いて、低消費電力ロジック回路技術を開発することを目的とする。具体的には、回路シミュレータを用いて、DF-MCML 回路技術をロジック回路に応用・展開することで、従来数GHzレベルに留まっていたロジック回路の動作速度を20GHz帯域まで高速化し、さらに低消費電力化できることを示す。

URL: 

JSTプロジェクトデータベース掲載開始日: 2016-04-26   JSTプロジェクトデータベース最終更新日: 2025-03-26  

サービス概要 よくある質問 利用規約

Powered by NII jst