1. 前のページに戻る

組込みVLIWアーキテクチャ向け省電力省資源のソフトウェア最適化技術

研究課題

産学が連携した研究開発成果の展開 研究成果展開事業 地域事業 地域イノベーション創出総合支援事業 シーズ発掘試験

研究代表者

過 敏意  会津大学, コンピュータ理工学部

研究期間 (年度) 2005
概要組込みシステムでは、VLIW(Very Long Instruction Word)アーキテクチャがよく使われている。このような組込みVLIWアーキテクチャを設計する際には、汎用のアーキテクチャの場合に比べ、省電力化、省資源化、高信頼性などに対する要求が高い。本課題では、組み込みソフトウェアに対して、すでに組み込まれた目的コードを省電力化、省資源化するための手法とアルゴリズムを開発する。具体的には、省電力命令スケジューリング、メモリアクセス最適化、キャッシュミスヒットの削減などの技術を研究開発する。

URL: 

JSTプロジェクトデータベース掲載開始日: 2016-04-26   JSTプロジェクトデータベース最終更新日: 2025-03-26  

サービス概要 よくある質問 利用規約

Powered by NII jst