組込みVLIWアーキテクチャ向け省電力省資源のソフトウェア最適化技術

研究課題

研究代表者	過敏意会津大学, コンピュータ理工学部
研究期間 (年度)	2005
概要	組込みシステムでは、VLIW(Very Long Instruction Word)アーキテクチャがよく使われている。このような組込みVLIWアーキテクチャを設計する際には、汎用のアーキテクチャの場合に比べ、省電力化、省資源化、高信頼性などに対する要求が高い。本課題では、組み込みソフトウェアに対して、すでに組み込まれた目的コードを省電力化、省資源化するための手法とアルゴリズムを開発する。具体的には、省電力命令スケジューリング、メモリアクセス最適化、キャッシュミスヒットの削減などの技術を研究開発する。