超低消費電力動作に向けたゲート絶縁膜の負性容量による急峻スロープトランジスタ技術の開発とナノワイヤ構造への応用

研究課題

体系的番号	JPMJPR1525
DOI	https://doi.org/10.52926/JPMJPR1525
研究代表者	小林正治東京大学, 生産技術研究所, 准教授
研究期間 (年度)	2015 – 2018
概要	本研究では超低電圧動作トランジスタとして強誘電性HfO2薄膜用いた負性容量トランジスタ(NCFET)のデバイス設計・材料開発と、世界初の動作実証を目的とします。デバイス設計では物理ベースのシミュレータを構築します。材料開発では、強誘電性HfO2薄膜のプロセス技術を開発します。デバイス試作では強誘電性HfO2薄膜をCMOSプロセス技術へ導入し、さらにナノワイヤチャネルへの展開を図ります。
研究領域	素材・デバイス・システム融合による革新的ナノエレクトロニクスの創成

報告書

(1件)